華為「爆改」5奈米晶片 不靠EUV效能直追1.4奈米

華為「爆改」5奈米晶片 不靠EUV效能直追1.4奈米
鉅亨網新聞中心
2026-07-08 12:00

隨著摩爾定律逼近物理極限、先進製程受限，華為發布「韜定律」（τ-Law）V2 論文，提出被業界稱為可「爆改」5 奈米晶片的新技術路徑。這套方法不再依賴製程微縮，而是以「時間縮微」重構晶片設計，在既有 5 奈米晶片上挖掘更高效能，被視為後摩爾時代突破晶片瓶頸的重要方向。

cover image of news article
華為「爆改」5奈米晶片 不靠EUV效能直追1.4奈米。(圖:shutterstock)

長期以來，半導體產業的演進核心在於電晶體密度每兩年翻倍的幾何微縮。然而，面對美國對先進 EUV 光刻設備的嚴厲禁運，華為在製程節點上受到了極大限制。


在無法透過傳統手段縮小晶片尺寸的前提下，華為提出了以電路訊號切換時間常數（τ）為核心的「韜定律」。

這項理論認為，晶片效能的本質在於訊號傳輸與處理的時間，幾何微縮不過是壓縮時間的工具之一。

華為透過系統性地降低τ值，從電晶體、電路、晶片到系統層面進行全棧優化，巧妙地繞開了對尖端光刻機的過度依賴，展現出高度的系統工程駕馭能力。

在固定節點中擠出效能極限
作為「韜定律」落地應用的關鍵技術，「邏輯折疊」（Logic Folding）徹底重構了晶片的物理架構。

傳統晶片設計多為平面式（2D）佈局，而邏輯折疊則如同從單層住宅轉向垂直立體的多層建築，透過將電路沿 Z 軸向上堆疊，並以高效率的層間連接（如 TSV 技術）取代冗長的平面佈線。

即將於今年秋季亮相的麒麟 2026 晶片，正是這項技術的首個量產驗證者。

根據華為論文數據，在固定製程節點下，這項技術使得晶片的電晶體密度實現了驚人的跳躍式提升，效能增益與功耗優化數據，直逼甚至在部分場景超越了傳統製程代際演進的表現。

這一突破無疑向外界證明，透過架構創新，即便是受限於舊有節點，依然能「爆改」出強悍的算力。

回應後摩爾時代挑戰
「韜定律」V2 版本的發布，不僅僅是理論的補充，更是華為過去六年內成功量產 381 款晶片的實戰經驗總結。這份厚實的工程數據，有力回擊了業界對其理論可行性的質疑。

在蘋果等巨頭已轉向 STCO（系統級技術協同優化）的背景下，華為的韜定律更像是一場系統工程的升級競賽。它不僅要求製程與架構設計師統一目標，更將優化範疇擴大至記憶體層次與計算架構，確保了系統整體τ值的縮小。

華為的這一步，意在打破單點技術制約，從底層器件到上層算法，建立起一套能夠持續演進的自主生態。

走出「華為路徑」的未來展望
華為這一連串的技術佈局，不僅是單一企業的技術演進，更帶有強烈的產業戰略訊號。雖然專家指出，短期內在絕對效能上要完全追平台積電最新製程仍有難度，但韜定律開創了一條「換賽道競爭」的可行路徑。

透過這套理論，華為預計至 2031 年，其高端晶片效能有望達到相當於 1.4 奈米製程的水平。這不僅緩解了當前的供應鏈焦慮，更為中國半導體產業提供了一份可複製的「設計說明書」。

在封鎖與反封鎖的長期博弈中，華為透過「爆改」現有製程，硬是在技術高牆中撕開了一道裂口，為後摩爾時代的晶片發展提供了一種新的可能，也讓全球半導體格局產生了微妙而深遠的震盪。