有關於中國的EUV光源的開發... (第18頁)

ho520

ho520
個人積分：126分
文章編號：89545279

126分

171樓

2024-04-25 11:01

殲二十 wrote:
我又不是從事晶片生產...(恕刪)

不只荷蘭美國，日本也出口管制

點我看大圖

tzechiny

tzechiny
個人積分：4377分
文章編號：89546519

4377分

172樓

2024-04-25 13:54

不懂美國法規就別亂扯了，

除了出口禁令外，

華為還多了一個黑名單，

是重點制裁對象，

任何人都不得使用美國技術或含有美國技術的機台為華爲生產晶片！

懂嗎？

ho520 wrote:
你邏輯搞得很亂美國是...(恕刪)

殲二十

殲二十
個人積分：843分
文章編號：89548643

843分

173樓

2024-04-25 18:32

回到之前的問題：
依美國禁令，ASML的DUV不能用於為華為生產晶片，
倘若麒麟晶片是偷偷用了ASML的DUV，那美國為何不揭破？
美國為何要默許華為一直偷偷用ASML的DUV生產麒麟晶片?
難道拜登表面打華為，實質暗通華為?

ho520

ho520
個人積分：126分
文章編號：89548881

126分

174樓

2024-04-25 19:24

tzechiny wrote:
任何人都不得使用美國技術或含有美國技術的機台為華爲生產晶片！

之前已經賣到中國的機台設備

有可能禁止中國人在中國幫華為生產嗎？

ho520

ho520
個人積分：126分
文章編號：89548890

126分

175樓

2024-04-25 19:27

殲二十 wrote:
倘若麒麟晶片是偷偷用了ASML的DUV，那美國為何不揭破？
美國為何要默許華為一直偷偷用ASML的DUV生產麒麟晶片?

之前已經賣給華為的DUV，你不可能禁止華為去使用

後面禁止再賣才有可能

taiwan2008

taiwan2008
個人積分：3194分
文章編號：89549021

3194分

176樓

2024-04-25 19:59

要做到某節點來說 , DUV 須很多次很多次曝光良率會不好 . 改用EUV 生產一樣要多次曝光 .　
INTEL 已經買 HIGH NA的 EUV , TSMC 目前用的舊款 EUＶ

不吃菜菜小娃

不吃菜菜小娃
個人積分：470分
文章編號：89549083

470分

177樓

2024-04-25 20:15

這些美、日、等國家當然不會把自己路堵死、有韭菜為何不割？
這些半導體元件在中國買都貴20%、不爽不要買！
我貼Nikon NSR 系列已經算很客氣了、台灣無論是半導體設備製造、或是材料加工都遠遠甩開對岸，TSMC有今天的成就是無數的底層員工及廠商拼出來的。

看清楚了嗎

shukae

shukae
個人積分：1042分
文章編號：89549115

1042分

178樓

2024-04-25 20:25

殲二十 wrote:
所以我不認為麒麟9000s與麒麟9010用了ASML的DUV。
麒麟9000s等效台積電5nm，麒麟9010等效台積電4nm，
那到底是用什麽光刻機生產出來的?

你就不要再問了
那些站機台的都要回答不出來了

Sinfield

Sinfield
個人積分：15705分
文章編號：89549174

15705分

樓主

2024-04-25 20:40

taiwan2008 wrote:
要做到某節點來說 ,...(恕刪)

很多人都不知道
微縮製程
光阻會因為景深DOF問題而讓光阻變薄
離子植入與蝕刻不一定擋的住
所以真正當遮罩的是無機物的硬遮罩spacer
但無機物無法旋塗
所以用光阻來patterning

在多重曝光其實要仰賴蝕刻製程
如雙重曝光的LELE製程

如果是用自我對準雙重曝光
優點是只用一個光罩一次曝光
第二次patterning取決於沈積在光阻的spacer 厚度
當移除頂底部的spacer 後
側壁的spacer就是圖案
所以沈積與移除的時間就很關鍵

沈積/移除看似簡單
但是實際上電漿濃度不會均勻
Wafer中心與週圍的反應氣體的電漿濃度差會造成uniformity問題
還有蝕刻有etching lag與ARDE問題
良率就會出問題

這就是量產技術
吃機台設計與recipe控制經驗

我們都不說是spacer aligned ，而是self-aligned double patterning

自我對準雙重曝光SADP重覆做一次就是自我對準四重曝光SAQP

台積電的7nm第一代就是用SAQP做的

SAQP真的很複雜
spacer超多層

其實一般人只知曝光機
其實四重曝光的線寬與曝光機無關
而是控制spacer沈積時間來決定sidewall的寬度

所以台積電先推出5nm版本，後面有4nm版本一點都不奇怪！

不過SAQP也不是萬能
只適合長條形的pattern如Fin, gate

難做的反而是‘洞’, 如contact與V1 (第一層via)

所以EUV的導入，優先使用在‘洞’,而不是fin/gate

華為用DUV能做出7nm版本一點都不奇怪
因為台積電早就用過這種辦法
再微縮至5nm也是可以

問題是
這些複雜製程只有台積電能有良率
三星與Intel都不行
這麼多年過去了
還是追不上台積電⋯

Intel很晚才碰EUV，練功打怪的經驗值不足

很現實的事
大者恆大
強者恆強

台積電的產量大
幾乎都是高階製程都被GG攏斷
量產刷經驗值
分數
一驥絕塵笑到噴淚

量產技術要彎道超車？
拿什麼來練😆

不吃菜菜小娃

在01我還碰過小粉紅說中國的下世代晶片要把CD加大勒[笑到噴淚][笑到噴淚]

2024-04-26 9:00

超級小任任

超級小任任
個人積分：2764分
文章編號：89549178

2764分

180樓

2024-04-25 20:41

殲二十 wrote:
所以我不認為麒麟9000s與麒麟9010用了ASML的DUV。
麒麟9000s等效台積電5nm，麒麟9010等效台積電4nm，
那到底是用什麽光刻機生產出來的?

有一說一啦，說等效還是太誇張，
那只是運用優化SOC的架構設計，
還有做軟體優化才弄出來的，
但請注意，這是指在相同頻率的時候，
9010可以等效8 gen 2(還是3我忘了)，
但目前製程較為落後，頻率就是上不去，
能效比也無法等同於新一代的晶片，
所以除了加緊追趕新一代製程的腳步外，我覺得華為也不會乖乖等死，
他們會另批蹊徑出來，雲端運算有可能就是他們的後手。