甲鳥3538 wrote:
基础研发不一定立刻可以应用呀
自對準柵極的疊層垂直納米環柵電晶體（Vertical Sandwich Gate-All-Around FETs或VSAFETs）
還是2nm的，這叫基礎研發?你對半導體有點了解嗎?
這要是真的，這機構早就有一堆公司捧現金談合作了
甲鳥3538 wrote:
自己找喽！！！！ 你怎么会这么呆呆的
给看这个...要仔细看喔
https://www.eet-china.com/news/202007311422.html
你根本就是傻鳥，你懂不懂專利?
原來一開始就是你在亂說的
你的連結裡明白的說是北京法院，哪裡有美國法院??
Intel在美國是專利被訴嗎?你搞清楚了嗎?
Intel在美國只是進行標準的專利戰程序，推翻對方專利，還沒有進入司法程序
到
英特尔不接受此结果，分别于2019年4月和11月，向USPTO及其POP提交复审请和请愿书，质疑USPTO的审查决定。2020年1月，USPTO驳回英特尔对2019年4月提出的复审请求。6月，美国专利审判和上诉委员会（PTAB）驳回英特尔重审请求。
既然涉案专利组合无论在中国还是美国，英特尔都没能够无效掉，说明其稳定性确实很高，英特尔在与微电子所的专利诉讼中已没有多少胜算，一再对同一专利提出无效申请有些拖时间的嫌疑。
据香港《南华早报》5月27日报道，中国科学院微电子研究所微电子设备与集成技术领域的专家殷华湘说，他的团队已经研发出3nm晶体管——相当于一条人类DNA链的宽度，这种晶体管解决了玻尔兹曼热力学的限制。
关于中科院的这项突破，其官方描述为“微电子所在新型负电容FinFET器件研究中取得重要进展”，详细介绍如下：
“近日，微电子所集成电路先导工艺研发中心，面向5纳米及以下节点高性能和低功耗晶体管性能需求，基于主流后高K金属栅（HKMG-last）三维FinFET器件集成技术，成功研制出高性能的负电容FinFET器件。
现有硅基晶体管受玻尔兹曼热力学限制，室温下亚阈值摆幅SS≥60mV/dec，阻碍了工作电压的继续降低。当集成电路技术进入5纳米及以下节点，随着集成度的持续增加，在维持器件性能的同时面临功耗急剧增加的严重挑战。先导中心殷华湘研究员的团队在主流后HKMG FinFET集成工艺的基础上，通过材料工艺优化和多栅器件电容匹配设计，结合高质量低界面态的3纳米铪锆金属氧化物薄膜，研制成功性能优异的NC-FinFET器件，实现了SS和阈值电压回滞分别为34.5mV/dec和9mV的500纳米栅长NC-FinFET器件，以及SS和阈值电压回滞分别为53mV/dec和40mV的20纳米栅长NC-FinFET器件。其中，500纳米栅长NC-FinFET器件的驱动电流比常规HfO2基FinFET器件（非NC-FinFET）提升了260%且电流开关比（Ion/Ioff）大于1x106，标志着微电子所在新型NC-FinFET器件的研制方面取得了重要进展。”
上述研究结果发表在国际微电子器件领域期刊IEEE Electron Device Letters（DOI: 10.1109/LED.2019.2891364）上，并迅速受到国际多家研发机构的高度关注。
值得注意的是，该新型负电容FinFET器件，仍然处于学术研究阶段。南华早报提及，殷华湘表示该技术具备应用实力，但这项技术距离商业化应用可能要花几年时间，团队还在致力于解决材料及质量控制等方面的问题。
內文搜尋
從 APP 打開
X