我猜大概是這樣堆疊式晶片封裝(Stacked Die Package)是把多顆不同功能的晶片整合在同一封裝模組內,除了可以達到功能整合的目的外,更可節省電路板的面積,減少晶片所佔據的空間,進而降低整體製造成本。
peterccjh wrote:我猜大概是這樣堆疊式...(恕刪) 把不同Function的Die疊在一起的叫MCP(Multi-Chip Package),NAND Flash的的疊Die目前最多一顆Chip可以疊到16顆Die,上面圖片中這一顆叫DSP( Dual Stack Package), 是由兩顆Chip疊在一起,每顆Chip裡有四顆Die, 主要是Samsung的51nm SLC K9F8G08U0M,四顆Die疊成K9WBG08U1M-PCB0,兩顆K9WBG08U1M-PCB0(PCK0)去疊成一顆DSP, Part Number K9NCG08U5M-PCB0(PCK0),不過今年起這一顆己經停產了!之前有買256GB MLC的人,如果製造商也是用Samsung的51nm MLC的話,用的也是16顆DSP的Flash,Part Number K9MDG08U5M-PCB0, 或是K9MDG08U5M-ZCB0(一樣是DSP, 但是WELP的封裝的)
Sumesis wrote:把不同Functio...(恕刪) 正港的行內人,你講的這些我都不懂,受教了就我所知,用疊die的flash單純就省成本就是了,沒什麼不好,就pcb layout要多劃幾組控制線,lay起來比較麻煩而已
whydan wrote:正港的行內人,你講的...(恕刪) 疊Die的主要目的不是要省成本,而是要提高集積度,疊die可能遭遇到的是良率的降低,所以反而成本是比較高的,晶圓研磨的厚度要錙銖必較,設備成本也比較高,工序也比較多,工時較長........
Sumesis wrote:疊Die的主要目的不...(恕刪) 成本的部分我就不太清楚,不知道正常的SLC 8GB顆粒跟疊die出來的8GB哪個比較貴?我是新好男人 wrote:這種背娃娃的顆粒~L...(恕刪) 每顆疊DIE的TSOP要比非疊DIE的TSOP要多LAY幾組控制訊號吧?我指的是這個