高通在投資者日上公開了新的高頻寬計算近記憶體架構“HBC”，嘗試突破記憶體牆，從而讓特定AI負載實現性能的線性提升。
HBC記憶體架構其實並不複雜：它將AI加速器從SoC系統晶片中單獨拿出來，堆疊在LPDDR記憶體堆疊之下，彼此通過TSV硅通孔直連。
這麼做可以將延遲降低到SRAM等級，還能獲得堆疊記憶體的高密度、大容量，又避開了HBM記憶體複雜的封裝工藝、高昂的設計成本、巨大的功耗發熱，比如不需要硅中介層。
當然了，絕對頻寬、容量肯定不如HBM，高通也沒有公佈具體數值，只是說單位功耗頻寬是HBM的5-7倍，容量是片上SRAM的200倍以上。
不過，高通的這種設計思路並非“原創”，很多儲存廠商也都在研究近記憶體計算架構，但都未能大規模落地。
比如ASIC廠商智邦積體電路(GUC)近期推出了DRAM-on-Logic(DoL)技術，在邏輯晶片上堆疊1-4層DRAM，頻寬可達約5TB/s，甚至性能優於部分HBM3E。
根據路線圖，高通Dragonfly(飛龍)系列AI加速器將在今年推出“AI200”，搭配傳統LPDDR5X記憶體，容量最高達43TB，可風冷，可也冷。
第一代HBC產品“AI250”明年亮相，最大容量還是43TB，有效頻寬對比AI200提升多達18倍。
第二代HBC產品“AI300”後年跟進，具體容量沒說，只強調會增強擴展能力，頻寬對比AI200提升足足54倍。
