• 2

據說 M1 Pro、M1 Max 及 M1 Ultra 是「同一塊」晶片

首先,code name在整個計畫最初就有了,也就是說晶片在設計期初還沒到思考製程就已經有code name
所以Jade C-Chop的Chop與其解讀成製造過程的裁切,我覺得更適合解讀成設計時的裁切
其次,你該不會以為晶片只有一層吧?而晶片與晶片之間只要放在一起封裝就能連結發揮作用?
最後,這只是閒聊,而我也不是專業人士,我單純以合理的邏輯來解讀這個話題
可愛的卡比

同意是設計上的裁切,感覺 M1 Max 先設計完以後,砍掉一些模組然後把一些多的訊號刪掉以後再微調出 M1 Pro

2022-03-22 14:34
寫個留言要用到大大小小各種色彩的字,這是文字表達能力不足的象徵。表達能力跟閱讀能力是一體兩面的,所以,嗯。
lfjadsflk

你可以繼續活在你的世界~加油~[笑到噴淚][0分]

2022-03-22 13:59
lfjadsflk

你連自己在說什麼都不知道了,一下講用Ultra的去切,然後在同一篇文章又可以說自己沒說過是從Ultra切的...,你不只要訓練文字表達能力,還要訓練自己不要一直硬凹強辯跟自打臉...[0分]

2022-03-22 14:06
接下來還有 M2 Pro/Max/Ultra/Extreme 四個「同一塊」晶片呢,Cook 實在太會節省成本了
lfjadsflk

原來你不止表達能力有問題,你連閱讀能力也有很大的問題,到現在還在「同一塊」晶片~(還是你只是不願意面對現實?)

2022-03-22 14:23
Komii Toy Reviews wrote:
M1 Max 的 code...(恕刪)


如果了解dicing saw製程,就知道這是不太可能的
為什麼?
對準pitch,沿著切割道切下去,就是由左到右一刀到底通透,沒法中間停下來讓一讓的
Komii Toy Reviews

沒關係,就當我活在平行宇宙吧~[笑][笑][笑]

2022-03-22 14:18
lfjadsflk wrote:
這樣有個好處,就是你能夠事先確認要封裝在一起的晶片都是良品的,提升封裝良率~(畢竟晶片面積越大,良率就會下降)
再加上Apple 的UltraFusion 專利,可以達到低延遲,低功耗,高速傳輸,穩定供電,強化散熱,提升良率降低封裝成本...的成效~( 更詳細的內容請自行參閱專利文件 )


這部分邏輯我能理解。
我那段話的意思是:依照影片說能夠在 die 裡面進行切割的狀況下,他自己後面提到 M1 Ultra 的做法顯然就不合邏輯。因為我只要先切出一整塊「兩個把訊號集中在邊界的晶片」,測測看這整顆能不能跑,不能跑我再切開來測就好。但我本身就不覺得 die 可以直接這樣切割,所以我覺得影片後面幾乎都在亂說話,專利大概也不是那樣解讀的。

我底下回覆的那位大大的說法我就可以理解(姑且不論是不是真的是專利裡面說的做法,因為我也沒能力確認):實際上相連的部分是後面多一層的,那這樣影片最後面講 M1 Ultra 怎麼做的邏輯才會順。

但問題是,我不覺得影片是這個意思......
jhlien wrote:
台積電應該是在12" wafer上先做出 M1 Max.....經過測試後就知道哪些 Die 是 Good Die
然後用另一片wafer 做出Silicon Interposer (其實就是類似長metal導線而已, 當然最表面要長銅柱), 接下來將好的 M1 Max Die放上Silicon Interposer wafer上(此時M1 Max已經兩兩相聯了)
之後整片Silicon Interposer wafer拿去再次測試, 此時就知道哪些兩兩一組的M1 Die是好的可以用作Ultra.....其他連結上不好的, 從Interposer上切割下來包成M1 Max來賣
ps: 因為此時M1 Max Die已經黏在Silicon Interposer wafer, 與其把M1 Max Die取下, 還不如直接跟著分割切下的Silicon Interposer wafer一起包進substrate內
因此有人說 M1 Max上可以看到一半的 Interposer 在底部


依照目前的說法來看,這樣好像就挺合理的!
原來一開始就一層 interposer 做好都接通,之後再裁切就好了。而且這樣 interposer 自己一層,長度應該也可以到 mm 等級,也符合了我目前查到資料說能切割的粒度。

不過還蠻好奇,原來晶圓製造中是有辦法確保切割下來的 die 可以在這麼小的尺度上對齊到底下要連結的電路嗎?
可愛的卡比 wrote:
不過還蠻好奇,原來晶圓製造中是有辦法確保切割下來的 die 可以在這麼小的尺度上對齊到底下要連結的電路嗎?


這在現有的半導體封裝上不是難度啊?
晶圓上Die的 Pad在四周, 這樣要作上下連結的封裝確實有難度, 因為Pad跟相鄰的 Pad 間距太小且Pad面積也小
但是一般都是作RDL+Bump.......把Die's Pad重新re-layout線路到晶片中間例如排成20X20整整齊齊的矩陣Pad, 之後長上 Bump後, 就可以跟其他東西封裝連結在一起了
Inperposer wafer放Die的地方也是先RDL把接點做好20X20的矩陣Pad與M1 Max Die's bump連結就可以了, 這樣用目前的bumping封裝製程就不是很困難了(已經接近mm等級了)
可愛的卡比 wrote:
不過還蠻好奇,原來晶圓製造中是有辦法確保切割下來的 die 可以在這麼小的尺度上對齊到底下要連結的電路嗎?


神山已經開始做WoW(Wafer on Wafer), CoWoS幾年前就開發出來了
神山進步神速
october2222 wrote:
神山已經開始做WoW...(恕刪)


推個覺得還不錯的講解影片~
可愛的卡比

其實開版就是參考這個影片,但我認為裡面說法是有錯誤或是有不詳盡的地方就是

2022-03-23 20:23
Komii Toy Reviews

我其實是看到 Archintosh 的文章才去找到這部影片的

2022-03-24 8:51
  • 2
內文搜尋
X
評分
評分
複製連結
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?