初學者verilog coding完,comile到FPGA上驗證已經綽綽有餘. APR成Layout表示您想出while chip IC. 那還得有I/O, ESD Plan搭配.除非您的Design很特殊,或是需要用先進製程驗證您的critical timing. 否則以初學者而言,還是學好您的coding style比較重要.沒必要出IC.想嘗試完整的Design Flow另當別論...