據Wccftech援引消息人士稱，Rapidus 正在準備其尖端 2nm 節點，名為“2HP”，預計該節點的邏輯密度將與台積電的 N2 相當，更值得注意的是，遠遠領先於英特爾的 18A。
據報導引用的消息人士稱，Rapidus 2HP 的邏輯密度將達到 237.31 MTr/mm²，幾乎與台積電 N2 的 236.17 MTr/mm² 持平。報告進一步強調，這兩個節點都採用了高密度 (HD) 單元庫——在 G45 間距上具有 138 個單元高度——旨在最大限度地提高邏輯密度的配置，這意味著晶體管數量相當。
至於英特爾，儘管其 18A 節點尺寸較小，但據報道其密度為 184.21 MTr/mm²，相對較低。該報告引述消息人士的話解釋道，英特爾使用 BSPDN 是造成這一結果的原因之一，因為它佔據了部分正面金屬層，並降低了 HD 庫中測得的密度。然而，該報告指出，英特爾更注重每瓦性能而非原始密度，因此更高的邏輯密度並非其主要目標，尤其是在 18A 節點主要用於內部使用的情況下。
Rapidus 2nm PDK 將於 2026 年第一季推出，預計 2027 年將實現量產
根據 Wccftech 報導，Rapidus 將於 2026 年第一季向客戶提供其 2nm PDK。這家日本公司一直在快速推進。根據TechPowerUp報道，Rapidus 已成功流片 2nm GAA 測試晶片，並計劃於 2027 年實現量產。該報告還補充稱，該晶片採用 ASML 的 EUV 設備製造，並且已經滿足了所有初始電氣要求。展望 2027 年的量產，Rapidus 執行長表示，IIM-1 晶圓廠預計每月將生產約 25,000 片晶圓。
TechPowerUp 也指出，到 2027 年，Rapidus 的製程可能會比台積電甚至英特爾落後一到兩個節點。報告還指出，為了實現差異化，該公司專注於敏捷性，並強調其專有的全單晶圓工藝，其周轉時間僅為 50 天，而標準批量單晶圓工藝的周轉時間約為 120 天。
