Intel代工的法寶:AI時代的先進封裝 想要啥就給你造啥!

說起晶片製造,大家都知道製程工藝的重要性,這是晶片行業的根基,不過隨著半導體工藝越來越複雜,提升空間越來越小,而人們對於晶片性能的追求是永無止境的,尤其是進入新的AI時代之後。

這個時候,封裝技術的重要性就愈發凸顯了,不但可以持續提高性能,更給晶片製造帶來了極大的靈活性,可以讓人們進化隨心所欲地打造理想的晶片,滿足各種不同需求。



Intel作為半導體行業龍頭,半個多世紀以來一直非常重視封裝技術,不斷推動演化。

最近,Intel先進系統封裝與測試事業部副總裁兼總經理Mark Gardner就特意分享了Intel在封裝技術方面的最新成果與思考。

Intel代工的法寶:AI時代的先進封裝 想要啥就給你造啥!



在以往的SoC單晶片時代,封裝技術往往不被在意。

隨著近些年chiplets芯粒的興起和流行,封裝技術變得至關重要,晶片的複雜度和最佳化也呈現指數級增長。

比如在一個AI加速器中,一個封裝內會整合多個晶片,包括但不限於CPU計算模組、GPU加速模組、HBM高頻寬記憶體和其他各種IP,需要將它們以最合理的方式整合在一起,各自發揮最大性能,還得做到高頻寬、低延遲的互聯。

這就讓封裝技術真正走向前台,成為行業焦點。



說到封裝技術,Intel應該是最不陌生的,悠久的歷史上經歷了諸多演變。

早在20世紀70年代,微處理器發展初期,使用的還是Wire-Bond引線鍵合封裝技術,包括QFP方形扁平、QFN方形扁平無引腳,因為那時候的晶片非常簡單,甚至可以手工絲焊,直到現在一些簡單晶片也在使用。

90年代的奔騰處理器,用上了倒裝鍵合、陶瓷基板的組合,後來又發展出了有機基板,以及初步的多晶片整合封裝。

最近幾年,Intel處理器的封裝技術開始多點開花,EMIB 2.5D、Foveros 3D、EMIB 3.5D、Foveros Direct 3D等各種方式層出不窮,經常還會混合搭配使用,從而製造更加複雜、強大的晶片。

這些技術並非一朝一夕之功,而是長期發展的結果,比如基於EMIB 2.5D的首個產品Kaby Lake-G已經投產將近十年了,它也是唯一一款整合了AMD核顯的Intel處理器。



另外,Intel近期還提出了玻璃基板(Glass Substrate)、玻璃核心(Glass Core),目前仍在推進中,計畫在本世紀20年代後半期推出(也就是2025-2030年間),作為整體平台的一部分。

Intel認為,玻璃核心的關鍵在於持續擴展,包括微凸點技術、更大的基板尺寸、增強的高速傳輸等。



在新的形勢要求下,Intel Foundry代工增加了系統級架構和設計服務,與產品部門深度合作,不斷提出更先進、更高效的封裝技術,再反哺給產品設計與製造。

比如幾年前的資料中心GPU Max(代號Ponte Vecchio),就使用了多達5種不同製造工藝,封裝了多達47個不同模組,耗費了1000億規模的電晶體。



這就是Intel代工完整的先進封裝產品組合。

最左邊是傳統的FCBGA(倒裝晶片球柵陣列封裝),有兩種不同的版本:FCBGA 2D、FCBGA 2D+。

其中,FCBGA 2D就是傳統的有機FCBGA封裝,仍在量產中,非常適合低成本的簡單產品,不需要高速I/O或晶片間高頻寬連接。

FCBGA 2D+增加了基板層疊技術(Substrate Stacking),適合晶片本身不複雜,但是主機板連接部分尺寸較大的產品,成本更優,尤其是在網路和交換裝置領域。

中間的是EMIB(嵌入式多晶片互連橋接),也有兩種版本:EMIB 2.5D、EMIB 3.5D。

EMIB 2.5D面向單層晶片,也可以進行HBM堆疊,晶片通過基板上的微型硅橋實現連接,適合高密度的晶片間連接,在AI和HPC領域優勢顯著。

EMIB 3.5D引入了3D堆疊技術,晶片堆疊在一個有源或無源基板上(比如中介層),更加靈活,比如某些IP模組因為對互聯距離、延遲的高要求,不適合水平連接,就得垂直堆疊。

最右邊是Foveros,可以細分為兩個版本:Foveros 2.5D、Foveros 3D、Foveros Direct 3D。

其中,Foveros 2.5D/3D和EMIB 2.5D/3.5D類似,可以與其他中介層技術結合使用(3D更強調垂直堆疊),不同之處在於採用基於焊料的方式連接晶片與晶圓,而不是基底連接,適合高速I/O與較小晶片組分離的設計。

值得一提的是,EMIB 2.5D可以非常順暢地轉換到EMIB 3.5D。可以把已經定義、設計和製造的GPU或者HBM晶片採用EMIB 2.5D技術整合,然後無需改變任何設計,就可以再將其整合到EMIB 3.5D封裝的單元上。

Intel代工的法寶:AI時代的先進封裝 想要啥就給你造啥!

Foveros Direct技術則進一步採用銅-銅直接鍵合,而不是焊料與焊料的連接,因此可以實現最高的頻寬、最低的功耗。

事實上,這些封裝技術都不是獨立的,往往並非單一存在、彼此排斥,尤其是AI和HPC產品經常結合使用多種技術,比如可能會採用Foveros Direct 3D,同時與HBM連接,最終形成EMIB 3.5D封裝。



這些封裝技術並非停留在路線圖上,而是現實,已經落地商用,有些更是用了多年,涉及多代產品。

但是不同的晶片如何選擇最適合的封裝技術,仍然是一個難題,比如為什麼說EMIB是AI晶片的理想選擇?有哪些優勢?上邊這張圖就可以給出答案。

EMIB 2.5D與硅中介層(Si Int)、重布線層(RDL)中介層等其他2.5D封裝技術相比,第一個優勢就是最低本。

從圖中可以看到,EMIB橋接是一種非常小的硅片,可以高效利用晶圓面積,利用率往往超過90%,而其他中介層技術因為是大型封裝結構,會造成很大的晶圓面積浪費,利用率可能只有60%左右。

尤其是擴展到更大面積的晶片複合體時,EMIB的成本優勢會呈指數級增長。

第二個優勢是最的良率,第三個優勢是最快產週期,二者緊密相連。

它不需要晶圓級封裝,或者叫晶片對晶圓(Chip-on-Wafer),這包括將頂層晶片附著到晶圓上,涉及模具、凸點等多個工藝步驟,不但增加了良率損失的風險,所需要的步驟和時間也更長,往往得多花幾個星期的時間。

在如今變化多端的市場形勢下,如果能提前幾週獲得樣片,並進行測試和驗證,對於客戶來說是極具吸引力的。

第四個優勢源於硅橋嵌入基板的特性,可以匹配更大的遮罩(Reticle)。

製造基板時,實際上是在一個大的方形面板上進行,能夠極大地提高面板利用率,而基板尺寸與面板相匹配,可擴展性更好,可以適應大型複雜封裝的需求。

對於AI晶片來說,肯定都希望在一個封裝中整合更多的HBM,容納更多的工作負載。EMIB 2.5D就能很好地滿足。

第五個優勢是多樣化的供應鏈支援。

EMIB為客戶提供了更多的靈活性和選擇權,而且它已經應用了近十年,擁有成熟的技術和供應鏈。



Intel一直是2.5D封裝的領導者,擁有龐大無比的產能。

第三方資料顯示,Intel EMIB 2.5D、Foveros 2.5D封裝的總產能,對比行業晶圓級先進封裝的總產能,規模領先2倍以上。

因此,無論客戶有多麼急迫、多麼大規模的產能需求,Intel都可以輕鬆滿足。

迄今為止,Intel已經完成了超過250個2.5D封裝設計項目,既包括Intel自己的產品,也包括第三方客戶的產品,涵蓋幾乎所有領域。



對於複雜封裝而言,測試和驗證也是至關重要的一環。

畢竟,當一顆晶片內封裝了四五十個不同模組的時候,哪怕只有一個不合格,也會導致整體報廢。

所以,不能等待整顆晶片封裝完成之後再進行測試,那樣風險就太高了。

Intel開發了一種名為“裸片測試”(Die Sort)的技術,將一整塊晶圓切割成一個個單獨的裸片,在組裝到基板上之前就進行分類和測試。

由於裸片面積很小,加熱和冷卻都可以非常快速、精確,一兩秒就能變化約100攝氏度。

這種精確的熱控制,使得過去只能在最終測試階段做的工作,提前到了裸片測試階段,從而更早地發現缺陷、及時糾正,進而顯著提高生產效率與良品率。

裸片在基板上堆疊完成之後、整體封裝完成之前,Intel還可以進行一次“堆疊晶片測試”(Stacked Die Sort),進一步測試與驗證功能、性能的完整性。



以一顆包含多個不同模組、採用3D堆疊技術的複雜AI加速器為例,看一下Intel的多種封裝、測試技術是如何協同工作的。

首先,EMIB可以替代傳統的大型、昂貴的中介層或橋接器,從而降低成本,提高生產效率、良品率。

EMIB有一個很關鍵的點叫做熱壓鍵合(Thermal Compression Bonding),可以讓裸片更高效地組裝到基板上。

EIMB可以結合Foveros Direct技術,包括3D混合鍵合(3D Hybrid Bonding),獲得最佳最佳化封裝組合。

接下來是超大封裝(Large Packages),Intel目前正在開發120×120毫米的封裝尺寸,預計未來一兩年就能量產,而且不會止步於此。

不過,隨著封裝尺寸越來越大,很容易出現明顯的翹曲(Warpage)問題——NVIDIA Blackwell就不幸遇到了。

為此,Intel引入了一系列創新技術,結合熱最佳化,從而能夠在翹曲情況下依然進行板級封裝(Board Assembl)。

然後是硅片與封裝協同設計(Silicon Package Co-Design),以及模擬裸片測試(Simulated Die Sort),它們共同打造了差異化的AI產品。



最後,Intel代工自獨立以來,已經調整了策略,從而提供更靈活的代工服務。

比如,客戶可以只選擇Intel代工的EMIB技術或封裝服務,晶片部分則交給其他代工廠。

比如,客戶可以只需要Intel代工的裸片測試方案,同樣能單獨提供。

Intel代工在晶圓製造層面也採取了相同的策略,可以靈活地根據客戶需求,提供最有價值的服務。

事實上,Intel與台積電、三星等其他代工廠雖然有競爭關係,但其實一直存在密切合作,制定了互相相容的設計規則,以確保其他代工廠生產的晶圓,可以相容Intel代工的封裝技術,從而為客戶提供更多選擇,使其能夠自由地綜合使用不同代工的技術。

Intel還透露,AWS亞馬遜雲、思科都已經成為Intel代工的封裝服務客戶,合作主要集中在資料中心伺服器、AI加速器產品領域。
2025-03-30 15:16 發佈
文章關鍵字 法寶 AI 封裝
這篇就稍微有點內容.

不過, 提醒一點: 封裝 也是有工藝的.

就是 GG 的封裝 和 i社 的封裝, 成品仍舊會有差異.
特別是 3D 封裝, 僅有 GG 取得實質上的驗證.
i社 仍然未有 真正 3D 封裝經驗. i社 3D Foveros, 其實是 2D, 2.5D 封裝,
儘管有標上 3D 字樣. 2D, 2.5D 封裝這部分, 是 ASE, SPIL 也能做到的.
i社 的 3D Foveros 也許真能做到 真 3D, 但自家前段 chip 的功耗高, 產熱大,
真的疊上 SRAM 等, 將造成散熱麻煩. 所以, 實務上 i社 無 3D 封裝產品推出.

目前, GG 還有低阻值封裝即將上陣.

而玻璃基板, GG 已經要上陣, 主要是為了大片 ( 可以達 70cm X 70cm ),
配合大型面板機台, 在產出效率上勝出.



沒錯! i社 的程度一點都不低, 只是前段工藝撞牆.
但是論到封裝總產能, GG + ASE + SPIL, 可以輕鬆撂倒 i社.
特別是在 2027年, GG 各處封裝新產能開出來後.
skiiks

簡單講 現有封裝線路已經太粗 無法用在新製程上 需要更換新機台使用更細線路的新設備。而這些設備 因為製程不同的關係 現在可以說各家晶圓廠分別掌握在自己手中 去創建新封裝廠 或是授權給封裝廠配合

2025-03-30 23:00
skiiks

然後台積電已經掌握與開始使用新3D封裝技術 intel還在講2.5D 還沒看到3D封裝實品量產。

2025-03-30 23:02
stephenchenwwc wrote:
特別是 3D 封裝, 僅有 GG 取得實質上的驗證.
i社 仍然未有 真正 3D 封裝經驗. i社 3D Foveros, 其實是 2D, 2.5D 封裝,
儘管有標上 3D 字樣. 2D, 2.5D 封裝這部分, 是 ASE, SPIL 也能做到的.
i社 的 3D Foveros 也許真能做到 真 3D, 但自家前段 chip 的功耗高, 產熱大,
真的疊上 SRAM 等, 將造成散熱麻煩. 所以, 實務上 i社 無 3D 封裝產品推出.


沒錯,理論上的最佳封裝大家都知道,但是用講的沒有用

我這裡定義何謂工藝,就是實踐一個理想設計時候,為了穩定性、可靠性、成本要求而加入的必要設計

Intel那些東西都是紙上談兵,要說工藝水準,就落後台積電很多很多年
我認為Intel都還只是講一些理想設計,什麼玻璃基板之類的概念早就提出(講難聽點,懂材料的學生都講得出來,但沒有然後了)
Intel真的有辦法落實他自己講的工藝水準,才有市場競爭力
skiiks

矽基的玻璃基板算什麼 已經有碳基的鑽石基板了 跟鑽石一樣傳導性超好 熱量可以瞬間帶出表面 不管風冷水冷都能迅速帶走熱量 然後只有實驗室的實驗品 走不出去。

2025-04-07 12:21
skiiks

簡單講 要造餅出來才有後續 製程沒弄好後面都是畫餅 intel目前就是造餅不成反畫餅 一次畫餅一次爽 一直畫餅一直爽。

2025-04-07 12:23
內文搜尋
X
評分
評分
複製連結
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?