x86 CPU 為何不把RAM與CPU做在一起以及 CACHE為何做不到更大

咪虎雙寶

咪虎雙寶
個人積分：3091分
文章編號：88643894

3091分

樓主

2023-11-19 20:13

x86 CPU 為何不把RAM與CPU做在一起以及 CACHE為何做不到更大

如CACHE增加到L1 L2 L3 都 1GB ?

2023-11-19 20:13 發佈

文章關鍵字 X86 CPU Ram Cache CPU 一起

zxcvbnm2434

zxcvbnm2434
個人積分：5593分
文章編號：88643973

5593分

2樓

2023-11-19 20:28

自己查查CPU用 cache memory 1GB USD 就怕你負擔不起 ^++^

k5229410

有類似做法给k6 k7 i3 i4成本太高良率低卡帶式

2023-11-27 12:49

慕容啟介

慕容啟介
個人積分：2637分
文章編號：88644015

2637分

3樓

2023-11-19 20:35

某一家電腦商就這樣搞，你看銷量痿縮導致上游的供應商哇哇叫。

asoma

當年AMD K幾系列好像就是這樣的設計?

2023-11-20 9:08

eclair_lave

eclair_lave
個人積分：9533分
文章編號：88644095

9533分

4樓

2023-11-19 20:48

咪虎雙寶 wrote:
如CACHE增加到L1 L2 L3 都 1GB ?

要不要看一下光32MB就佔多少Die面積?

Zen4 CCD僅是中央那個32MB L3就佔掉整個CCD 約1/3面積
也就是說3GB快取，假使不使用立體封裝，就需要等同32片CCD的面積才放的下，這樣要多少成本?

不對，應該先問3GB快取真的塞的進曝光極限尺寸內?

快取也不是越大越好，作越大延遲也跟著變高

要看當時市場上的軟體對大快取的敏感度，以及大到這個規模後計算單元與周邊結構規模跟不跟得上，總有一個大概的平衡在那
除了流體或模擬等真的在大快取下增益極高的外，對於一般日常應用的效能提升助益，可能還不如把這3GB快取占用的面積拿去多增加計算單元規模來的高提升

carloszhang

carloszhang
個人積分：5433分
文章編號：88645091

5433分

5樓

2023-11-20 0:40

咪虎雙寶 wrote:
x86 CPU 為何...(恕刪)

L3 有 1GB
AMD 釋出搭載 3D V-Cache 的 EPYC Genoa-X：最高 1.1 GB 快取，性能比 Xeon 快 2.9 倍
https://jctechspace.com/amd-unleashes-3d-v-cache-epyc-genoa-x-cpus-up-to-1-1-gb-cache-2-9x-gain-over-xeon/