J火鳥 wrote:最近想到一個問題在同...(恕刪) 製程不一樣,所有特性都不一樣:1.更縮密的製程,可以用更小的尺寸做出電晶體與電路,理論上可以更省電。2.更縮密的製程,裸晶面積更小能更省電外,晶片的製造成本也可以降低。3.更縮密的製程,電流穿過電晶體的距離更短,理論上可以讓晶片的工作時脈更快。4.更縮密的製程,因閘極更脆弱,所以要用更小的電壓來驅動。不過,現在愈來愈縮密的結果,由於漏電的增加,縮密有時是更耗電的,這也是為何IBM/AMD要提出SOI技術(ARM的各款核心也積極導入SOI),跟Intel要提出High-k/Metal Gate技術(最近發表的Atom處理器就有具備)的原因,有這兩種技術可收斂漏電的功耗問題。
michael.gallery wrote:但是,通常也產生更高...(恕刪) michael.gallery兄說的一點都沒錯,製程縮密,相同面積內所抽的電流量增加,發熱度也增加,這一直是很頭痛的問題。