如果這新聞屬實，INTEL CPU可能難產前途堪慮 (第6頁)

孫浩彧
個人積分：460分
文章編號：70321372

460分

51樓

2018-09-30 23:33

jimy1103cu wrote:
還有我查到蘋果芯片晶體數:
A11（10nm）- 43億
A12（7nm） - 69億
如果按照你po的資料所說
晶體數應該輕鬆翻倍吧?

＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
TSMC 10nm，節點(實際製程)是 11.3nm

TSMC 7nm，節點是 8.2nm
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
(11.3/8.2)^2 = 1.89

而 A12 面積比 A11 還小，晶體密度提高 70% ~ 80% 接近節點值

(這個節點值是某白人量測後算的，並不是廠方給的)

laputa38

laputa38
個人積分：85分
文章編號：70321408

85分

52樓

2018-09-30 23:35

幾奈米,個人覺的不重要
個人只看耗不耗電,涼不涼
可惜高階要涼一點的,目前看不到
看起來還是很耗電,很熱...

kkk123kkk123kkk

kkk123kkk123kkk
個人積分：221分
文章編號：70321806

221分

53樓

2018-10-01 0:19

孫浩彧 wrote:
公式有好幾種，2D...(恕刪)

我引用你使用的同一個來源的其他文章內容

SRAM cell主要只是由四條金屬導體構成(ground, power, WL, and BL)，無法反映出cashe以外實際使用密度，Intel由於使用了Single Dummy Gate和COAG等技術使實際密度(logic density)比他廠的7nm密度還高，該文章結論為何者為優需看不同晶片的cashe面積比重需求，兩者各有千秋

https://fuse.wikichip.org/news/525/iedm-2017-isscc-2018-intels-10nm-switching-to-cobalt-interconnects/6/

https://fuse.wikichip.org/news/641/iedm-2017-globalfoundries-7nm-process-cobalt-euv/5/

https://fuse.wikichip.org/news/525/iedm-2017-isscc-2018-intels-10nm-switching-to-cobalt-interconnects/4/

kkk123kkk123kkk

kkk123kkk123kkk
個人積分：221分
文章編號：70322194

221分

54樓

2018-10-01 1:25

孫浩彧 wrote:
這是猜想? 還是夢...(恕刪)

lol

我找到你的詭異數據的來源了

是來自https://www.semiwiki.com/forum/f293/intel-tsmc-samsung-10nm-update-e-8565.html某網站論壇的留言 (應該說由於原始文章遭到更正，現在唯一找得到該數據殘留的地方只剩下該文章所附屬的討論串）

他們2016年用的錯誤的猜測數據套用非常簡陋的公式計算得出你拿出來的這些數字，後來過了一年後發現錯了還更正https://www.semiwiki.com/forum/content/6160-2016-leading-edge-semiconductor-landscape.html

Intel的10nm根據你的來源更正後變得比TSMC 7nm還要小了

另外該來源並未公開他們套進公式的數據為何，不論是是新數據與否正確性皆令人質疑。

還有這個公式算法非常簡陋，連他們自己都在另外一篇2017年的文章承認該比較方式對於這些新的製程有許多不完整之處，MTr/mm²明顯比以上的這些方式考量到更多不同架構的差異，在比較不同製程的密度上有明顯的優勢

jimy1103cu

jimy1103cu
個人積分：1327分
文章編號：70322295

1327分

55樓

2018-10-01 1:49

kkk123kkk123kkk wrote:
lol 我找到你的詭異數據的來源了(恕刪)

虧的這位大大也真夠厲害....
數據的來源交代的很模糊還是能被你搜出來...佩服佩服 orz

不過我記得Intel也是有偷吃步的情形(比其他家偷少一點)
實際上不太可能出現比標示還好的情況才是...
所以結論是他引用的東西有瑕疵吧

孫浩彧

孫浩彧
個人積分：460分
文章編號：70323059

460分

56樓

2018-10-01 8:10

有人就只相信牙膏廠的鬼話?

SRAM　可以表示更真實的大小　

為什麼牙膏廠的比較大呢？　

sp006780

sp006780
個人積分：1336分
文章編號：70323464

1336分

57樓

2018-10-01 8:54

INTEL哪那麼容易倒

AMD被打那麼久都沒倒了

何況是更有錢的INTEL

AMD也沒多佛心他有CP值也是因為有INTEL的壓力

以前P4時代 AMD強盛一顆CPU也是有3萬多的

最好像現在這樣兩邊差距不大才有利消費者

kkk123kkk123kkk

kkk123kkk123kkk
個人積分：221分
文章編號：70323501

221分

58樓

2018-10-01 8:58

孫浩彧 wrote:
有人就只相信牙膏廠...(恕刪)

比起相信你發明的把SRAM當作密度比較的主要標準，我還更相信這位MIT畢業當時在IBM工作超過五年的工程師的話

"In an advanced planar technology, SRAM density is primarily determined by CPP in one direction and isolation pitch in the other direction. Metal pitch is typically not a limiting factor since an SRAM column only needs four metal lines: Vdd, Vss, BL, and BLB. On the other hand, logic density to the first order is determined by CPP×MxP. For efficient local routing, typical logic cells need at least 6-7 metal track; 9 or more tracks are more common to meet performance requirements. Consequently, metal and isolation pitch can be adjusted independently to meet the logic and SRAM density targets, respectively."

來源

還有你剛開始拿出來有小數點的數據不就是基於CPP×MxP算出來的嗎，怎麼現在打自己巴掌了呢

孫浩彧

孫浩彧
個人積分：460分
文章編號：70324738

460分

59樓

2018-10-01 10:30

kkk123kkk123kkk wrote:
比起相信你發明的把SRAM當作密度比較的主要標準，...(恕刪)

你不相信 SRAM 密度，總要相信量產吧

你們的依據，就是牙膏廠 2016~2017 宣稱的 TSMC 7奈米密度只比 10奈米多 10幾趴吧

牙膏廠的宣傳，不過是騙外行人相信他們沒有落後

現在呢?

從 A11 到 A12，實際量產的產品，TSMC 7奈米密度比 10奈米多了約 70趴 ^++^

kkk123kkk123kkk

kkk123kkk123kkk
個人積分：221分
文章編號：70325430

221分

60樓

2018-10-01 11:21

孫浩彧 wrote:
你不相信 SRAM...(恕刪)

呵呵，你現在根本語無倫次，自打嘴巴，你拿出唯一站得住腳的SRAM數據也只顯示代工廠7nm比Intel 10nm在特定狀況高出15% (0.0312 vs 0.027)，該不會連加減乘除都不會以為0.027比0.0312差了70%吧? 你之前的那些小數點數據也被原始來源打臉，Intel 10nm 跟 TSMC 10nm 規格完全不同，不知道你是如何從TSMC內部的進度幅度推導出TSMC 7nm vs Intel 10nm，照你的用語，TSMC 10nm 相比之下何嘗不是在擠牙膏呢

TSMC現在當然超越Intel，畢竟Intel明年底才要量產新製程，等到未來EUV工藝使用上的話，假設Intel沒跟上還有可能會更進一步來開差距，Intel從領先三年變成現在落後一年，這對台灣來說都是可喜可賀的。但還是要事實求是，不代表Intel計畫的10 nm 比TSMC目前的 DUV 7nm還要落後

如果這新聞屬實，INTEL CPU可能難產 前途堪慮

如果這新聞屬實，INTEL CPU可能難產前途堪慮