AMD的效能高不一定用的到，DRAM延遲高的影響每個人都體驗的到 (第43頁)

凌曜頂峰

凌曜頂峰
個人積分：1150分
文章編號：79927534

1150分

樓主

2020-11-25 23:45

Laiyian wrote:
這是別人沒有優化過的照片，笑死人跟本跑不過amd 4800h

有點弱的跑分阿

R23用10875h跑隨便也可以到這樣吧
電腦本來就是要透過優化才會更好用的喔

Laiyian

Laiyian
個人積分：591分
文章編號：79927666

591分

422樓

2020-11-25 23:59

凌曜頂峰 wrote:
有點弱的跑分阿R23...(恕刪)

什麼叫隨便跑也有這分數，網路上也有數據顯示跑7000多

mariase

mariase
個人積分：918分
文章編號：79927830

918分

423樓

2020-11-26 0:22

凌曜頂峰 wrote:
可惜差距是30ns左右
在加上每秒1000萬次的存取次數好了
就是3億奈秒那就是0.3秒了
你感受不到嗎

不對吧，以DDR4-3200來看頻寬有25600MB/s
雙通道是51200MB/s，L3 32MB粗略算每秒只要1600次就可以讀滿頻寬
1600次就算每次都延遲30ns只有48000ns=0.048ms
而人體視神經接受刺激並轉換為神經衝動約耗費1-2ms，這要怎麼體驗？
電腦實際運作也不可能傻等RAM送資料，延遲影響只會更少...

凌曜頂峰

凌曜頂峰
個人積分：1150分
文章編號：79927965

1150分

樓主

2020-11-26 0:46

Laiyian wrote:
什麼叫隨便跑也有這分數，網路上也有數據顯示跑7000多

7000多分真的很不給力阿
我就是覺得我貼的圖才是該有的效能
10875H又不能超頻
能跑出來的效能都是正常該有的

凌曜頂峰

凌曜頂峰
個人積分：1150分
文章編號：79928123

1150分

樓主

2020-11-26 1:16

mariase wrote:
不對吧，以DDR4-3200來看頻寬有25600MB/s
雙通道是51200MB/s，L3 32MB粗略算每秒只要1600次就可以讀滿頻寬
1600次就算每次都延遲30ns只有48000ns=0.048ms
而人體視神經接受刺激並轉換為神經衝動約耗費1-2ms，這要怎麼體驗？
電腦實際運作也不可能傻等RAM送資料，延遲影響只會更少...

建議你去了解一下狀況
DRAM定址一次是64個bit雙通道是128個bit
32MB=3200萬bit就算是雙通道也要250000次
這只是L3的容量，如果是32GB的RAM就你講的51200MB/S的速度
51200MB/32MB=1600倍是你算的
應該是1600*250000=4億次的DRAM延遲
可惜也不是這樣算我們應該要反過來推算才對
點我看大圖

DDR4-3200雙通道在這一台，延遲是49ns
讀寫是44-45GB/S，也沒有到51.2G的理論頻寬

點我看大圖

AMD的就算是延遲表現比較好的4000系列APU
配了3200 CL18的DRAM延遲都有74.7ns

這些才是實測的數字
要怎麼算自己看看吧

mariase

mariase
個人積分：918分
文章編號：79928172

918分

426樓

2020-11-26 1:29

凌曜頂峰 wrote:
建議你去了解一下狀況
DRAM定址一次是64個bit雙通道是128個bit
32MB=3200萬bit就算是雙通道也要250000次
這只是L3的容量，如果是32GB的RAM就你講的51200MB/S的速度
51200MB/32MB=1600倍是你算的
應該是1600*250000=4億次的DRAM延遲
可惜也不是這樣算我們應該要反過來推算才對...(恕刪)

4億次的DRAM延遲每次49ns已經19.6秒了啦，RAM這樣運作早被拿去填海了
理論頻寬跟實際傳輸速度本來就不一樣，還有較驗碼什麼的一樣會用頻寬
實測的數字不是都顯示DRAM延遲不影響效能也體驗不到嗎？
你的兩張圖顯示延遲跟讀寫頻寬沒什麼關係耶
如果照你說的每次128bit計算延遲，那延遲高的頻寬應該會少很多才是

Laiyian

Laiyian
個人積分：591分
文章編號：79928666

591分

427樓

2020-11-26 6:17

凌曜頂峰 wrote:
7000多分真的很不...(恕刪)

阿你不是說i7 10875h跟i5 10400f差不多，10400f也查不多是這分數，以r20換算r23來看也查不多順帶一提，我在網路上就查到i5 10400f也是7000多分

andrewchu

andrewchu
個人積分：53分
文章編號：79930784

53分

428樓

2020-11-26 10:10

凌曜頂峰 wrote:

建議你去了解一下狀況
DRAM定址一次是64個bit雙通道是128個bit
32MB=3200萬bit就算是雙通道也要250000次
這只是L3的容量，如果是32GB的RAM就你講的51200MB/S的速度
51200MB/32MB=1600倍是你算的
應該是1600*250000=4億次的DRAM延遲
可惜也不是這樣算我們應該要反過來推算才對..(恕刪)

Cache不是這樣用的.....建議去了解下什麼是cache miss/cache line/prefetch這幾個CPU怎麼去DRAM拿資料的步驟，不然也只是無窮的鬼打牆

至於為什麼intel的DRAM latency比較短，那是因為DRAM controller就在CPU隔壁啊。而從Zen2開始AMD就把DRAM controller放到IO die上，所以當cache miss發生時ZEN3的確是要付出較大的penalty。為了解決這個問題，才會出現面積比CPU core還大的L3 cache。這都是當初在設計時對於彈性/效能作的取捨，只是以目前來看，不管是彈性或是效能Zen3基本上都是輾壓intel就是

cot_taverth

cot_taverth
個人積分：685分
文章編號：79931402

685分

429樓

2020-11-26 10:46

凌曜頂峰 wrote:
可惜差距是30ns左右
在加上每秒1000萬次的存取次數好了
就是3億奈秒那就是0.3秒了
你感受不到嗎

能出現這種觀點真是刷新我的三觀了
是不是延遲100ns以上的永遠都在LAG了

套你自己的圖兩個對比，頻寬有差很多嗎？自己打臉自己
然後你再告訴我一秒減去(74.7ns X 好幾千萬次後的總延遲)
要怎麼在剩下的時間內達成44350MB跟47000MB的讀寫
驗算錯誤的表示根本就是計算方法錯誤
如果計算機概論沒過還是不要出來丟人現眼
只會嘴砲是沒用的，不要怪給當年的計概沒有寫L3
計概可是有教快取的用途喔

狂奔的野豬王

狂奔的野豬王
個人積分：140分
文章編號：79931435

140分

430樓

2020-11-26 10:47

凌曜頂峰 wrote:
建議你看看過去的版本(恕刪)

看到你一系列的回文，不禁讓我想到筆電板的P先生跟達先生(雖然先後都被發現出自xxx哥團隊)。

回歸正題

我們再把時間軸整理一下2003年P4 Extreme Edition 是第一個商用有L3的CPU

在2005年的Red Hat Enterprise 4的說明書裡面就有紀載關於L3快取的事，不過當時多半位於主機板上，CPU是少數。
說明書在這裡

另外在參考這份文件
他在第17頁之後開始提到快取記憶體的事，但是可惜沒有說明L1, L2跟L3之間的關係
計算機概論中文版_二版

最後在參考這份文件
他在第14頁之後開始提到快取記憶體L1, L2跟L3
新世代計算機概論_第三版

至於這本書的出版日期是什麼時候？是2005年4月左右，換句話說，你今天要寫一本書不管是旅遊書也好，

還是工具書你都是需要時間，一年算最快的，所以我猜作者應該是自2003到2004年左右寫的，

因為你還要經過校稿跟排版。

為什麼我會知道，因為我家人剛好前幾年也寫過一本旅遊書。

這樣的時間序不知道算不算，有沒有即時寫上新的技術(我不會用東西來稱呼)。

另外你的年紀我真的沒有興趣，我只是想表達，身為一個技術人員，除了在學校書本上教的，

我們還要在日常生活中不斷的充實自己的新知，不是一句推給書本沒有寫就沒事了。

不過很可惜我把書送人，手頭沒有書可以翻，

最後套一句之前xxx哥團隊很愛說的一句話

『本職學能』阿~~