• 11

前AMD工程師評推土機:設計方式錯了

華義 wrote:
事後諸葛亮
他真要那麼優秀AMD會放人嗎?


但他還是比在座的我們都還厲害,不是嗎?

AMD Engineers 不會來 01 看這些五四三
不大可能在離職時候說
在台灣的話,還有相關規範,主要是洩密問題
在美國,他們"資"產看得比台灣重,我想應該也不至於會那樣做

另一個原因是,架構可能是會改的
像win7還殺出一個vista
================
程式架構這是不可避免的事,文章中有提到intel也會那樣做
但最佳化方面,就一定要人工,才會最好(經驗法則)
如果從頭到尾都人工或許比一半機器一半人工好,但問題是開發時間太長,尤其在那麼複雜的晶片,除非不要更改架構的情況.

其實這方面,講簡單點就類似你是用繪圖軟體直接繪出一台手機造型然後出貨,還是用石膏在那邊慢慢搞
或是繪出來之後,先做個sample,然後微調
使手機更好攜帶...之類
intel 做法是new design 用 CAD tool 做 place routing
改款時用 fully layout => size 會更 compact 的 但花時間 .

至於 amd engineer 說 使cad ,不知道是說 design 用 rtl verilog -> synthesis ?
還是後段用 routing 是用digital ??

如果是用 verilog/VHDL coding 的確會不夠快, 但改 algorithm 會很快 ,
VIA 後來新 cpu 有聽說用 rtl code ..
.develop 快但是 對 ghz cpu來說,如一堆 adder
靠 tsmc process 那時 從 660mhz 拉上去 ,但 台灣ic design 一直用 standard cmos ,
paper一堆 tspc domino 類dynamic 因為複雜 ,特別是 一堆 routing後 timing 沒考慮好
,digital design就可能 fail了, INTEL AMD CPU 都跑到 3 ghz , 可能都該使用dynmaic cmos 方式做 adder 或乘法吧 至少alpha cpu 是用 dymaic, 記得老師說內部有些 latch 用 parastic cap
來做 ,因為當年 process來說 500mhz alpha cpu 只能用 dynamic 方式 ,
台灣 design house 用soc 多是 stanard cmos cell 吧 ..
,我是不知道可否用 dynamic cmos cell 來 synthesis .

另外 pspice 是沒人拿來做 ic
早期model 不夠多 lmin最小 1u
目前是 拿 pspice-> microsim, microCap ...
做 system level simulation

我們都是使用 hspice
HSPICE 是 golden tool
其他 cadence spectre
還有 silvaco smartspice, mentor eldo ...
學生玩的有 tanner Tspice ( Tanner 是 windows 版 所以 要 xx 網路可找 )
其他專業的 tool
hspice 一套是nt$100萬起跳多是 linux 版 (hspice 也有 windows 板拉)

要快的 fast spice 有 hsim aditspice nanosim ultrasim

hspice跑電路 用 intel i7 4gh跑個 PLL 以前是30天
現在可能是14 天
所以須要 fastspice ..
如是 sram 類就得靠hsim startsim (這軟體消失了吧 )
hsim 會把不用 cell 簡化
大家都知道 cpu 破百萬電晶體 但 hspice 是把電晶體先變 matrix 去解,
跑到 > 1萬顆 mos 可能就不不動
但如果是 digital design是寫 rtl code 用 ncsim modelsim來跑
就算是 gate level ( nand nor ..一個 gate 是mos )
百萬 gate也還好可以跑得動
前面說很多年資工的不懂電子學是對,現在都可寫systemc或 system verilog
Language -> behavior synthesis -> logic synthesis ->APR -> GDS file

GDS 是 ic layout做後輸出目前多是用 gds2 ..

cic很多 講義 不懂去抓 學校也一堆 ..才不會被唬住了 .

taiwan2008 wrote:
intel 做法是n...(恕刪)


終於來個行家了..

剩的大都在打嘴砲, 做一個高速的IC,又這麼複雜, 沒那麼容易


有待過IC design (做過高速的), 或EDA的才比較清楚

如過真是2X size 一半效能
AMD可以收一收了

EDA 不是不好, 只是對CPU這種尖端產品, 太仰賴他, 等死吧!

EDA公司現在混不好, 看股價就知道, AMD只是半殘的白老鼠
Wonderful YoYoBin in summer 夏天的搖搖冰──讚
不過 intel amd都不是使我們一般 EDA tool , 因為拿 hspice來說
tsmc 跑到65nm , intel 已跑到 32nm
很多是 inhouse tool 連日本 toshiba ic team 都有

連 cadence schematic tool 的 composer都可客制去做

至於 eda真要找去大陸
一堆 ..

台灣要花錢 大陸不用 光 eda 台灣 ic design就輸一大段 , 大陸還會 用 ip
但台灣 完全不能阿 .

MTK 也是一般 tool
跑spice hspice finesim adit eldo smartspice
還有其他嗎 ??


又看到同樣的文~~~
地球矽土用不完~~~~

i_stuck wrote:
SEVER INTE...(恕刪)


DELL HP IBM的網站你去數數量吧。
不是現在才這樣,已經快兩年了。
Tesla用來算圖很快。
而且Sever本來就比較不怕熱耗。
而且他僅僅是一張GPU卡罷了,你要把他提升成CPU來比較嗎?
這點倒還好,只是搭配Tesla要有比較大的PCIE頻寬。
所以美洲豹居然是Bulldozer搭Tesla我是蠻意外的。
看來應該會用上不少PCIE to PCIE得bridge chip.
現在已知的天河用的是Intel配Tesla
一般零售的市場也是這樣。
有點搞不太懂米國人的想法。Opteron確實是有優於Xeon的優點。
但不是這種著重運算能力的超級電腦要的。
居然忘了01要當流量大的營利網站,而不是專業網站,我還囉唆雞婆個雕~一起喊無腦萬萬歲就行了呀,多省事。

TypeZero.PTT wrote:
拿去跟intel 的Xeon打架會被慘電,
一個機房數千台伺服器以推土機的發熱量、耗電量,如果我是機房負責人我絕對不會買它,
偷偷告訴你一個事實,Intel在SERVER市佔率超過80%!
能跟intel E3、E7家族打架?別讓我發笑了!連Intel Xeon E3 1230都打不過的!


Well,那在下可以肯定閣下的資訊已經落伍了
現在的伺服器虛擬化程度很高 伺服器數量已經漸漸不是重點
重點在於:一組伺服器+SAN(R6/MF 就是主機+DASD) 能提供多大的運算能量?I/O能撐幾組VM/LPAR上去?
以現在的環境 同樣跑vSphere或是Hyper-V
一組Bulldozer伺服器+SAN如果能提供2倍於Xeon E3的運算力 2倍的I/O能力
但是耗能只提昇了80% 整體價格只有60%
Xeon E3真的還是個節能省電省成本的好選擇嗎?不盡然喔

-------------------------------------------------------------
回正題
這位前工程師的想法還活在Alpha的榮光裡啊
以前DEC研發一顆Alpha要多久?現在就算是Server環境 CPU架構改朝換代的時間比起從前已不可同日而語
桌面環境在Tick-Tock下 淘汰速度更快
AMD沒那個錢 也沒那種時間 去玩已前的那套手工精製模式
松鼠 松鼠 搖一搖尾巴 兔兔 兔兔 拉一拉尾巴

kaorujan wrote:
Well,那在下可以...(恕刪)

但是就目前測試數據來說
AMD推土機並沒有E3好

再說,你說的是VPS HOSTING的廠商吧
你去看看Apple iCloud 機房用了多少顆Intel的CPU吧!
推土機發熱量和耗電量很恐怖!效能也沒有說大幅度超越
虛擬化?別再讓我笑了,這是Intel最擅長的!數據看起來虛擬化AMD也只有被打臉的份!
產品爛就是爛!有必要這樣護航?很難看!
「如果、如果、如果」不會累呀!完全不成立的假設!

kaorujan wrote:
Well,那在下可以...(恕刪)


有點詭異,魔獸世界用了一些失業的銀行家.

12cm冷卻風扇雖便宜但卻不便利組裝,打個比方.

總經費=總功耗+總裝製費+...被害妄想症.

Xeon E3真的還是個節能省電省成本的好選擇嗎?不盡然喔



祝 身體健康 萬事如意 董慶先敬上
  • 11
內文搜尋
X
評分
評分
複製連結
請輸入您要前往的頁數(1 ~ 11)
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?