• 4

AMD 4 核到底實力如何 ??

想不到Phenom的效能竟然那麼差...
如果AMD之前花了很多錢研發Phenom,那他可能會倒,
除非我們都被AMD騙了,其實他根本沒有投入太多資源研發Phenom,
Phenom只是過度性產品,或為了製造話題,那就得再看它接下來的產品...
wincent_yeh wrote:
merlin兄:這是...(恕刪)


很簡單的四個字"市場策略"

當你有是商人時,你是會慢慢把東西拿出來賣,還是一口氣全拿出來賣?比較賺和話題性

尤其又是在對手還敢不上時,沒必要亮底牌吧
Core i7 965 + GTX580 Core i5 2400+ 6970 2G
感覺有點不太妙..
連AMD最自豪的遊戲效能都輸那麼多(應用軟體更不用說了..)
不過影片轉檔效能實在不錯(SSE4A指令集的關係??)
蠻適合做影像剪輯的
只可惜我用不到..

AMD 在為 Phenom 處理器定價之前,似乎已做足了功課。在我們的效能測試之下,Phenom 9600 約比 Intel Q6600 慢了約 13.5%,同時它的價位也比這個直接競爭對手少了 13.6%,因此兩款產品提供幾乎相同的性價比。

這顆處理器真的有點貴的說
以往AMD處理器給人的感覺C/P值都比intel來的好
雖然以整組平台比較起來AMD會比 intel划算
還是希望這顆cpu趕快降價...
AMD加油...
http://techreport.com/articles.x/13741

Phenom如果套用上越鬧越大的TLB Erratum的patch,以及Phenom ES版的北橋速度2GHz實際上高於正式出貨版的1.8GHz,會使得總體真實應用程式效能再掉~13%。

OMG!...
不要再說啥真四核假四核的東西,那是廠商騙人的廣告!
以OS角度來看,你裝四顆單核的CPU在一塊主機板上,系統還是當成是四核心在用。兩個雙核併在一起還是四核。
其實我個人不太喜歡AMD用真假四核這種東西作文章,對寫軟體的人來說一點意義都沒有。

K10把四核作成原生的,下場就是良率過低,成本整個提高。Intel的做法比較實際,大概也是因為他們是晶圓製造公司,而不是專業Design(就是製程壓過一切爛設計,像P4那種爛架構可以用製程改進,也只有I老大辦的到,不過這是極端的說法)。原生四核"理論"上會比兩個雙核的並在一起快上一些,但是兩個雙核併成四核的CPU,在設計上做好硬體仲裁和各核心的溝通,不一定會輸給原生四核。

現下AMD的狀況跟當年K7 Barton出來的景況差不多,被Intel壓著打。不過K7熬的過去是因為K8效能優異。但這次K10沒有想像中的優異,AMD恐怕會撐不過(畢竟又買了ATI那個不爭氣的公司)。另外,很多晶圓公司製程都卡65nm,跳到45nm反而異常順利。這也是目前製程上面詭異的地方,或許65nm真的有所謂的魔咒,AMD也許該考慮乾脆直接衝45nm。

Anyway,Intel這次的45nm異常順利,而且CPU也比預期的早一些完工。他有的是時間慢慢調製程玩死AMD
總之,Intel是一間製程強大的公司,多時候他都是贏在製程和良率,這點 AMD玩不起來。I老大20座晶圓廠輪流調製程,AMD哪玩的起來?這就是科技業的現實,越大才越有本錢開發新東西。像M$和Google也是一樣...
holyjustice wrote:
不要再說啥真四核假四核的東西,那是廠商騙人的廣告!
以OS角度來看,你裝四顆單核的CPU在一塊主機板上,系統還是當成是四核心在用。兩個雙核併在一起還是四核。
其實我個人不太喜歡AMD用真假四核這種東西作文章,對寫軟體的人來說一點意義都沒有。

K10把四核作成原生的,下場就是良率過低,成本整個提高。Intel的做法比較實際,大概也是因為他們是晶圓製造公司,而不是專業Design(就是製程壓過一切爛設計,像P4那種爛架構可以用製程改進,也只有I老大辦的到,不過這是極端的說法)。原生四核"理論"上會比兩個雙核的並在一起快上一些,但是兩個雙核併成四核的CPU,在設計上做好硬體仲裁和各核心的溝通,不一定會輸給原生四核。
...(恕刪)


That's right
對於寫軟體的人
有幾個核心根本就不用管
當程式被OS載入記憶體執行後, 就看CPU 的 Superscaler 的架構設計 與 MultiPipeline 如何去將指令打包了
意思就是說程式碼由CPU的架構來打包並且平均分配指令給各個核心執行

不過以架構來說 原生四核心 會比 "兩個雙核心的四核"
在指令打包做成Multipipeline上來得更直接
端看CPU仲裁的設計了
sauce3794 wrote:
當程式被OS載入記憶體執行後, 就看CPU 的 Superscaler 的架構設計 與 MultiPipeline 如何去將指令打包了
意思就是說程式碼由CPU的架構來打包並且平均分配指令給各個核心執行

不過以架構來說 原生四核心 會比 "兩個雙核心的四核"
在指令打包做成Multipipeline上來得更直接
端看CPU仲裁的設計了 (恕刪)

有誤導的嫌疑喔!多核的情況下,OS會把某Thread分配到某核心的一個time slice執行,在該time slice內,核心把該thread的x86指令程式碼解碼成有RISC指令特性的micro op(Intel)或ROP(AMD),再視情形把micro op/ROP分配到不同的pipeline執行,並沒有什麼"原生四核在指令打包做成Multipipeline會更直接"的情事,而該thread所含的x86指令程式碼在當下,不會也不可能再被分到其他不同核心去執行。

holyjustice wrote:
不要再說啥真四核假四核的東西,那是廠商騙人的廣告!

雙手贊成,看個人用哪一類應用軟體較多,真實應用程式Benchmark跑出來才是真。

holyjustice wrote:
大概也是因為他們是晶圓製造公司,而不是專業Design(就是製程壓過一切爛設計,像P4那種爛架構可以用製程改進,也只有I老大辦的到,不過這是極端的說法)(恕刪)

這樣的確有些極端,專業CPU Design公司大如Intel,偶爾總還是會搞出個怪架構,如為了衝時脈的NetBurst架構(因為1GHz之戰被AMD刺激到了),不過P6架構跟K8架構,都是x86處理器借用RISC架構理念之中很經典的設計,才有各自衍生出來的Core跟K10架構至今。
ycweng wrote:
有誤導的嫌疑喔!多核的情況下,OS會視情況把Thread分配到不同核心執行,在某核心的某個time slice內,會把該thread的x86指令程式碼解碼成有RISC指令特性的micro op(Intel)或ROP(AMD),再視情形把micro op/ROP分配到不同的pipeline執行,並沒有什麼"指令打包做成Multipipeline更直接"的情事,而該thread的x86指令程式碼在當下,不會也不再可能被分到不同核心去執行。
...(恕刪)


多重管線是現代處理器很重要的架構
為了增加Pipiline的產能
Pipeline任何一級都能放多道指令
所以叫做打包
懂嗎?
sauce3794 wrote:
一條Pipeline能放多道指令
所以叫做打包
..(恕刪)

呵呵!受教了,原來源自工廠多生產線pipeline上的生產/執行流程叫做打包......

哪一本教科書給這樣的名詞翻譯?自己發明的?原文為何?
ycweng wrote:
呵呵!受教了,原來源...(恕刪)


你上google搜尋 instruction pack 就有一堆資料了
  • 4
內文搜尋
X
評分
評分
複製連結
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?