90 nm 若只是照著圖原樣縮小就可以上 65 nm
那為什麼 AMD 還要先陣痛好一陣子才可以進 65 nm ?
之前 K8 曾有陣子 65 nm 的電耗及熱量比起 90 nm 不減反增?
再來個 P4 的例子, 130 nm 縮成 90 nm 時電耗熱量也都不減反增呀, 只有效能是下降的 ...
光是個 P閘 N閘的重新排列就會要人命了
製程微縮還要考慮材料與電氣特性
最簡單的講
原本靠很近的兩條走線
可能因為縮成更小製程後變得更近
這樣就有可能形成短路漏電
所以縮小電路是很高深的學問
佈線一定有不小部份得重改
差別在於得改上多少, 改了之後原本效能會不會因此低落而已
不然越小的製程可以在同樣大的晶圓上切出越多的晶粒出來賣
AMD 也不是白癡, 能降成本的事情誰不幹...
---
謝 clement8867 指正 ~
虛幻寶寶 wrote:
事實就是AMD所謂的落後技術 像cpu內建記憶體控制器...(恕刪)
...事情要弄清楚再來批
cpu內建記憶體控制器 AMD早就在用了
何來自己說自己用的技術是落後的?
邊罵邊抄的可是I 不是A
是不是捧過頭了
不過這行似乎本來就是抄來抄去的....
With 15 wafer fabrication plants (fabs) worldwide, Intel's manufacturing processes employ exceptional flexibility on a global and virtual network. By design, these facilities are consistently sharing information to improve product performance while further fine tuning the manufacturing process.
所以Intel有15個廠，應該算是全世界最大的半導體製造商
內文搜尋
從 APP 打開
X