技術更新是好事
陳拔 wrote:
Intel 的玻璃基...(恕刪)
台積電之所以會起來
最大原因是商業機密
AMD 不敢讓 Intel 代工
Nvidia 也不敢讓 Intel 代工 (Intel 獨顯計畫最後只量產兩個型號後就沒下文....想要吃 Nvidia 代工)
基本上 Nvidia 其實罵過台積電
你的五奈米根本不是五奈米
同樣面積下五奈米應該能裝更多晶體
實際上沒有
很多先進技術還是來自美國......尤其是 IBM .....
IBM 光賣技術就夠了
人間五十年、下天の内をくらぶれば、夢幻のごとくなり一度生を得て成せぬ者はあるべき か
wessley wrote:
基本上 Nvidia 其實罵過台積電
你的五奈米根本不是五奈米
同樣面積下五奈米應該能裝更多晶體
實際上沒有
很多先進技術還是來自美國......尤其是 IBM .....
IBM 光賣技術就夠了
NV念歸念還不是照用，因為當下製程量產最先進就TSMC，其他不是延期就是良率還不行，不然別用嘛
微縮效益要看哪方面，越是先進製程下越是只剩邏輯電路吃的到微縮效益，IO或SRAM等幾乎微縮沒啥進展這點各家亦然
而TSMC得5nm確實在邏輯電路密度相比自家7nm還是有顯著提升跟電力消耗改善，第三方得40系晶片研究資料顯示如此，不然nv為何還要持續投單更多5nm產品.新品量產?
其他廠商同樣採用tsmc 5nm製程得產品為何會有密度提升而不是你說得沒有裝更多電晶體?
(如採用tsmc 5nm得zen4 CDD比7nm zen3 CCD小約15%下，電晶體數量提升近6成(72.7mm2/65.7 VS 83mm2/41.5 億電晶體))
甚至ZEN4 CCD還不是5nm製程密度能做到得極限，要再更提升利用率就是改成像手機SOC或zen4c那樣以高密度為主設計訴求，代價則是時脈極限得降低(同樣各廠皆然)
ZEN4C會選擇6t sram這種偽雙端口得設計也是因為如此，雖然這要付出些代價，但若使用場景適當倒也還可以接受，或是IOD這類微縮到7nm以下快剩電力消耗改善得需求也會減緩製程跟進腳步
至於IBM確實是賣技術就好，至於買得會不會被坑那就另一碼子事，IBM實驗室技術很強，可量產化品質差不多跟擲骰子有得拚，不然三星也不用在FinFET上從原本得IBM系設計轉成類TSMC結構
雖然是用偷騙得就是了，顆~
另外剛好想到對岸農場文亂寫過拿IBM得eDRAM跟他廠SRAM比尺寸說製程多先進，完全不提eDRAM結構才幾個電晶體，以及侷限性還有需要配套周圍結構才算作一套完整結構，根本張飛打岳飛胡扯到不行[鬼]
內文搜尋
從 APP 打開
X