但後面7nm到5+6nm這個躍進幅度就很有限了
大概就這麼回事吧
要說失望倒也不至於,這狀況不該是合於情理之中嗎?
期望值也是要有根有據去推算的......
然而不可諱言的,
眼下可能有面臨著一個不算短的核心數量與單核效能的停滯期......
(也就是上面有人說的大家一起擠牙膏......)
可能就看能不能有既便宜又夠用的低階產品了吧?
時脈極限本來就跟指令管線深度有密切關係，不然Prescott(31階)跟被砍掉的Tejas(40階+)這類超長管線設計求的是啥?他們就是為了追求高時脈而往超深管線設計靠攏的，只是太偏激的結果副作用也大
要講高時脈的話IBM 在2012就有最大5.5GHz 的 zEC12了，這咚咚也是32nm製程，製程差距對它造成的影響是在尺寸跟功耗表現上(zEC12最大功耗為300w)
AMD的Genoa示意圖(透視)出來時已知是12CCD/96C，跟AM5 CPU樣品出來時就差不多看得出只放得下2CCD，在桌面跟伺服CCD是共用的前提下那個24C的傳言本來可信度就很低
而且這"大於15%"的單線呈效能增長，
也沒說是遊戲或是哪個跑分...
你猜我猜都是猜，還是等正式發佈再說。
=============
IPC增長固然重要也是性能指標，
但也非代表CPU全部，
5800X3D IPC沒增長，遊戲也照戰平12900K，也賣的不錯。
11900K當初Intel大畫19%IPC遠超Zen3
IPC提升19%，Intel首度展示Core i9-11900K
但實際跑起來跟使一樣...近年Intel最短命處理器，
所以...真得等實際產品上市再來看消費者接受度...
Newman.Chen wrote:
話說那些"A粉"去哪了
輝煌的90>>>68
您應該問:話說那些"I粉"去哪了
自律努力讓自己變大隻
當年AMD的這些測試裡，提升從9~39%都有，而ZEN3相對ZEN2的帳面時脈規格提升極少，以同核心數的3700X/5800X看，兩者的帳面最大TB時脈都設定在4.7GHz
其他就算5900x/5950x也只標在4.8/4.9GHz，同時在不同負載時會有不同的時脈降幅設定，這可能也是當年AMD挑IPC做性能提升報告項目的主要原因(因為時脈進步不明顯，不如只以IPC做報告主軸)
這裡可以看到5800x帳面全核TB時脈3.8GHz，實際可以跑到4.4GHz，16C的5950X則只標到3.4，實際跑在大概3.775GHz
如果之前AMD說遊戲運作裡的16C全核5.2~5.5GHz也能套在其他大部分應用上時，或許比ZEN3時期最多有可能拿到約3成左右得全核時脈提升紅利(以ZEN3/4 16C的全核TB時脈3.775/5.2GHz(暫假定)計
若ZEN4沒有因為設計上受到啥奇怪的分支預測錯誤懲罰造成IPC倒退嚕，單項或綜合性能提升幅度應該不會小於上次ZEN3之於ZEN2(雖然沒跟時脈同比例提升的應用也不是沒有...)
總之上面打這堆也都是廢話，重點單憑現在放出的R23再加一個Blender Timelapse還是霧裡看花，其實AMD這次在簡報上就真的有講跟沒講差不多
在沒有官方正式產品發佈稿與各方詳測前，光憑這兩項誰知道其他應用的提升有多少啦
AVX512主要是放給HPC用的，消費級共用CCD順便沾到邊而已，至於塞快取是很正常的事，越是飆時脈，就越怕快取裏沒有想要的資料得往下一級去抓的損失
ya19881217 wrote:
同為zen架構 還會去改管線深度去衝時脈？
指令集不同，整體管線深度就有可能改變。這次加了AvX-512 指令集，管線深度增加也不是不可能的。
IPC 跟時脈，跟Cache 都沒有關係。
同一顆CPU 超頻20%，IPC 增長還是為0
成熟指令集的架構下，IPC 要增長是非常困難的，一般都是靠更多的線路（堆晶體數）。這次加了Avx512，晶圓面積更加緊缺，指令集又更多，IPC 沒有增長也很正常。
但是cpu的效能不是只看IPC增長。以前不支援Avx 指令，如果要搬運16個byte的資料，你要靠軟體翻譯，可能一個指令變成16個，每個指令就算是2個clock（ipc=0.5）,總共8個clock才能完成。現在有Avx 512,你可以不用翻譯直接完成，但是這時候，就算管線深度變長成4個clock（IPC=0.25）, 總花費時間也才4個clock。
所以IPC 的意義，重要嗎？
要比IPC，RISC 架構的IPC 看起來都很強，但是效能真的有比較強嗎？
ya19881217
樓主
有時脈5g的m1x處理器嗎？ X86有指令集的加成 拿risc比實在牛頭不對馬嘴。 牙膏ipc擠十年被噴的要死 amd明明ipc擠牙膏 噴一下就一堆理由伯
內文搜尋
從 APP 打開
X