小弟大學讀電類 教授說過 目前電子元件在突破3nm時很多物理的效應跟方程式都會跟之前的不同所以要突破3nm 都還有很長一段路要走 至少要到量產應用還有一段時間所以什麼10^(-9)都有問題了 還10^(-12)
阿鴻123 wrote:小弟大學讀電類 教...(恕刪) 現在的台積電7nm製程Fin的寬度只有6nm附近P型矽早就改用SiGe來增加電洞載子的速度3nm這個node以後FinFET應無法再魔改了只能用奈米線的GAA設計以後的堆疊都是用ALD原子層堆疊技術算原子層數有沒有一層原子就可以導電當然有石墨烯與奈米碳管不過這要與矽基製程整合就不容易⋯
目前製成界線是還沒有看到一個頭,畢竟在製程歷史上多次出現絕望又同時被突破了。 以後的世界將導入人工智慧進行研究,以後所產生的電路跟製程會來到非人類可理解的狀態,畢竟最佳化並不侷限於人類的思考範圍之內。 現在各領與導入人工智慧非常的普遍,很多人擔憂製程會來到極限,但實則不然,因為人工智慧的出現正是一個突破口,就很像歷史一樣,在各個時代都有新的技術被思想出來,更很多人擔心資金規模的問題,但是實則不然,因為半導體製造技術的進步,人類的計算機也不斷地增加算力與降低價格,價格並不是線性增長的,而是屬於消長的狀態。
CONA24 wrote: 目前製成界線是...(恕刪) 製程界的問題主要是材料的問題有材料才能有製程High-K, low-K介電質材料高深寬比step coverage良好的材料更高的載子傳輸速度與AI無關台積電只是一個foundry機台,材料都從供應商來學理從大學與研究機構如IMEC來IMEC有規劃到埃米(次奈米)設計不過製程與材料要跟的上這個地球上的人類花了三四十年幾十億美金的研發才把EUV商品化由ASML製造出可以商業化的曝光機有些量產技術與機台不是那麼容易開法元素週期表的元素與化合物都要努力的找出來適用於埃米的製程