lien291 wrote:
聯電的曹董說過在某制程因為聯電跟IBM合作
結果反而導致制程延誤了
應該是說.13um low-k用SILK的那件事情
事實也是從那時候開始 t and U的差距就逐漸被拉開了
EricLee5527 wrote:
不過 TSMC 說28奈米的良率不錯耶。
28的技術難度不是比40高嗎?怎麼良率聽起來比40好?
這應該是要看什麼產品的良率吧
t要run人家的產品以前通常自己內部會出一些試run的chip,可能會有一些常見並且簡單的function或是SRAM吧
然後找一些early bird有特別的優惠,藉以讓製程可以更快速meet各大design house的design(這是foundry的精神)
45nm應該是開使用high-k吧..而且..初期產品的low yield也很難完全歸咎於fab端, design house能不能清楚的抓到foundry的平台特性也是會影響yield的,更何況advanced process的mask都是貴到嚇死人,我覺得design house端要出產品不管是debug, tune yield都應該會更謹慎
folding@home 簽名檔, 請多指教
http://folding.extremeoverclocking.com/sigs/sigimage.php