google7401 wrote:
雖然這篇是驅動之家的文章
不過還是可以看一下
http://hardware.mydrivers.com/2/95/95748.htm
(恕刪)
樓主出現了，可研究出怎樣寫32位元程式了嗎？再者這篇文章仍然無法導出你最初的論點。
==================================================================
補充：我想你所謂的還是可以看一下應該指的是下面這一段吧！看了之後，請問有聽過什麼是計概必學的Garbage In Garbage Out嗎？這就是典型的例子。這段驅動之家文章整段都在胡扯，你居然用來支持你的論點？我把最有問題的標成紅色。
1. P4架構的"Execution" trace cache(ETC)是用在data cache上嗎？應該是instruction cache吧！
2. ETC的運作解釋完全不對，有L1 cache是用indirect access到L2 的嗎？那乾脆拿掉L1 cache不就省更多、難度最低？？
3. Core架構還有沿用Execution trace cache嗎？答案是沒有，因為ETC在P4上的表現令人失望。
4. Intel的L1比較小是因為生產難度跟成本？？應該是因為set associativity比AMD高故不需那麼大(8-way vs. 2-way)！
5. 再者，K8 cache的exclusive架構原本就倚重L1，因此L1容量較高，看文意，K8的cache架構難道變成inclusive的嗎？
向來公認不以製程稱雄的AMD反而能製造"難度高"且比較大的L1 cache，勝之不武的Intel則要靠製造"難度較低"的超大L2來趕上，set associativity、inclusive/exclusive架構、data path寬度...等快取設計的基本因素都不用分析考慮了，這邏輯如果通，真的要唱顛倒歌了...
.........以下摘自驅動之家文章............
英特爾處理器在遊戲方面歷來就是二級緩存非常的敏感，其實這與一級緩存的設計是分不開的。英特爾的處理器採用的是“數據代碼指令追蹤緩存”設計，基於這種架構設計的的一級緩存不存儲實際的數據，而僅僅存儲這些數據在二級緩存中的指令代碼，如此一來，所有數據都將被存儲到二級緩存中，而一級數據所需要存儲的僅僅是數據在二級緩存中的起始位址而已。由於一級數據緩存不再存儲實際數據，因此該設計能夠在很大程度上降處理器對一級緩存容量的要求，進而降低處理器的生產難度和成本，這也就可以解釋了為什麼酷睿2處理器的一級緩存僅僅為32KB+32KB。此時我們也就可以知道這種設計的弊端，那就是處理器對於二級緩存的容量會有很大的倚賴，也因此使得英特爾處理器對於二級緩存非常的敏感。
AMD處理器的一級緩存設計採用的是道統的“實數據讀寫緩存”設計，基於該設計的一級緩存主要用於存儲CPU最先讀取的數據，而其餘的預讀取數據則分別存儲在二級緩存和系統內存當中。這種設計的有點在於更加直接快速的讀取數據，缺點在於對一級緩存的容量有更高的要求，同時增加了處理器的製造難度和成本（因為一級緩存集成在處理器內核的內部，二級緩存則獨立存在於處理器內核的外部，並且一級緩存的成本要高於二級緩存）。以AMD Athlon 64處理器為例，由於其已經具備了64KB一級指令緩存和64KB一級數據緩存，只要處理器的二級緩存容量大於等於128KB就能夠存儲足夠的數據和指令，正是因為這個設計，讓AMD的處理器對於二級緩存並不如英特爾處理器那樣敏感。
...................................................
進步一樣多
有些應用CACHE HIT很重要
有些應用則不是
那你可以說這樣的分別>>>
2. Cache 本來就是CPU 架構的一部份
古老 但是有效 怎麼可以拿掉 CACHE 然後質疑INTEL的CPU 設計呢
你可以說這種架構沒有效率
或是浪費 面積(CACHE本來就佔大幅的面積)
CACHE 的地位 和浮點運算或是TLB這些東東 地位應該都是一樣的
就是CPU的一部份
測速軟體本來就是看看就好
針對自己的需求看比較重要
我同學的H264 ENCODE DECODE 應用
CORE 架構和 PENTIUM 4進步的何止四倍
海~ wrote:
，有錯請更正)
內文搜尋
從 APP 打開
X