i社 CEO 在米國趁會期, 拜會 CC Wei,
表達更多合作可能.
但無 CC Wei 如何回應的任何訊息!
更多合作!?
除了要更多產能以外, 能有啥合作!?
GG 已經表達很清楚了: 合資, 併購, 技轉, 等等都無討論過, 也無規劃.
想要關廠賣機台給 GG 的話, 可能還會有點希望.
但廠房和人, 很可能都不想要.
上回 SS 棄單一台 High NA EUV, 不是超低價硬塞給 GG 嗎?
由此看來, 買賣機台是有可能達成的.
By Max A. Cherney, Jeffrey Dastin and Stephen Nellis
July 2, 20256:59 PM GMT+8Updated 6 mins ago
獨家：英特爾新任執行長探討晶片製造業務的重大轉變
作者：Max A. Cherney 、 Jeffrey Dastin和Stephen Nellis
2025年7月2日下午6:59 GMT+8更新於6分鐘前
以下機翻:
概述:
.英特爾執行長陳立武考慮將晶圓代工部門的重點轉向「14A」晶片製造工藝
.「18A」流程的潛在取消可能造成數億美元的損失
.英特爾董事會預計將在 7 月會議上權衡選擇
舊金山，7 月 1 日（路透社）—英特爾(INTC.O)，兩位知情人士向路透社透露，新任執行長正在考慮對合約製造業務進行重大改革，以贏得大客戶，這與他前任的計劃相比，可能會花費高昂。
知情人士表示，一旦實施，英特爾所謂的「代工」業務的新策略將不再包括向外部客戶行銷公司長期開發的某些晶片製造技術。
自今年3月上任以來，陳立武迅速採取行動削減成本，並尋找重振這家境況不佳的美國晶片製造商的新途徑。據不願透露姓名的消息人士稱，到6月份，他開始表示，前任執行長帕特·基辛格(Pat Gelsinger)傾注重金打造的18A製造工藝，正在失去對新客戶的吸引力。
一位知情人士表示，為了抵消18A及其變體18A-P的對外銷售（這些製造工藝已耗資數十億美元開發），英特爾將不得不進行減記。路透社聯繫的產業分析師表示，這樣的費用可能造成數億美元甚至數十億美元的損失。
英特爾拒絕對此類「假設情境或市場猜測」發表評論。該公司表示，18A 的主要客戶長期以來一直是英特爾本身，其目標是在 2025 年晚些時候提高其「Panther Lake」筆記型電腦晶片的產量，英特爾稱其為美國有史以來設計和製造的最先進的處理器。
說服外部客戶使用英特爾的工廠仍然是未來發展的關鍵。由於英特爾18A製造流程面臨延期，其競爭對手台積電(2330.TW)的，N2技術已步入生產階段。
兩位消息人士稱，陳立武對此挑戰的初步回應是：將更多資源集中在14A製程。英特爾預計，這項下一代晶片製造流程將比台灣的台積電更具優勢。此舉是為了爭取蘋果(AAPL.O)等大客戶。以及 Nvidia (NVDA.O)，這些公司都向台積電支付晶片生產費用。
其中一位消息人士稱，陳立武已責成英特爾公司準備一些方案，最早將於本月與英特爾董事會討論，其中包括是否停止向新客戶推廣18A晶片。消息人士表示，鑑於此事的複雜性及其涉及的巨額資金，董事會可能要到秋季的會議上才能就18A晶片做出決定。
英特爾拒絕就所謂的謠言發表評論。該公司在一份聲明中表示：“陳先生和執行團隊致力於強化我們的發展路線圖，與客戶建立信任，並改善我們未來的財務狀況。我們已經確定了明確的重點領域，並將採取必要措施扭轉業務局面。”
去年是英特爾自 1986 年以來首次虧損。該公司預計 2024 年公司淨虧損為 188 億美元。
英特爾執行長的深思熟慮表明，要讓這家歷史悠久的美國晶片製造商重回正軌，需要承擔巨大的風險和成本。與基辛格一樣，陳先生接手的公司也失去了製造優勢，並在過去二十年的關鍵技術浪潮中落後：行動運算和人工智慧。
英特爾計劃在今年稍後實現18A晶片的量產，其內部晶片普遍預計將比外部客戶訂單提前到貨。同時，一位消息人士稱，能否及時交付14A晶片以贏得大額合約還不確定，英特爾可能會選擇堅持其現有的18A晶片計劃。
英特爾表示，正在根據主要客戶的需求量身定制 14A，以使其成功。
亞馬遜和微軟在 18A 法案上
陳先生對於是否將客戶重點放在 14A 上的審查涉及英特爾的合約晶片製造部分或代工廠，後者為外部客戶生產晶片。
知情人士表示，無論董事會如何決定，英特爾都將在其計劃已啟動的情況下採用 18A 製程生產晶片。知情人士稱，這包括將 18A 製程用於英特爾已為該製程設計的自研晶片。
英特爾也將生產相對較少數量的晶片，這些晶片是其為亞馬遜(AMZN.O)保證的。，及微軟（MSFT.O），通過 18A，由於截止日期的限制，等待 14A 的開發是不切實際的。
亞馬遜和微軟尚未就此事發表評論。英特爾表示將履行對客戶的承諾。
陳先生對英特爾的整體策略仍處於起步階段。到目前為止，他已經更新了領導團隊，引進了新的工程人才，並努力精簡他認為臃腫且行動遲緩的中階管理人員。
不再向代工客戶銷售 18A 將是他迄今為止最大的舉措之一。
18A製造製程包括一種新穎的晶片供電方法和一種新型電晶體。英特爾高層先前曾表示，這些改進旨在使英特爾能夠匹敵甚至超越台積電的產能。
不過，一些產業分析師認為，18A製程大致相當於台積電所謂的N3製造技術，該技術於2022年底投入量產。
如果英特爾效仿陳先生的做法，該公司將把代工員工、設計合作夥伴和新客戶的重點放在 14A 上，希望在那裡有更好的機會與台積電競爭。
兩位消息人士稱，陳先生憑藉著數十年來在晶片行業建立的廣泛人脈和客戶關係，形成了對 18A 的看法。
（Jeffrey Dastin、Max A. Cherney 和 Stephen Nellis 在舊金山報導；Kenneth Li 和 Matthew Lewis 編輯）
------------------
簡單說就18A大概沒拉到啥客戶，所以預計改轉戰14A，預計7月份時與董事會討論決議
其實之前TSMC與採用N2的合作夥伴合影，及公布設計定案進度與數量時，就等於間接宣告這個製程世代已經把主要客戶群給囊括大半，剩下能給三星.INTEL揀漏的大客戶就沒剩多少
(這期間還有INTEL自己承認部分在18A測試投片後撤案客戶的報導)
再來就看7月份董事會後的公布新聞，才知道INTEL對過去的規劃是否確定生變，重新調整路線
但不管如何組織重整的政策應該還會持續執行
(PS:首席策略長Safroadu Yeboah-Amankwah也已在6月底時離職)
沒錢了，陳立武專長應該算作是投資，對什麼能盈什麼會虧較敏感，美國生產成本本來相較其他地區就高，除非是SpaceX之類具備突破性技術的才有例外，所以被認定沒競爭力或非核心的部分就拆一拆
eclair_lave wrote:概述:.英特爾執行長陳立武考慮將晶圓代工部門的重點轉向「14A」晶片製造工藝.「18A」流程的潛在取消可能造成數億美元的損失.英特爾董事會預計將在 7 月會議上權衡選擇 ...
實在太令人遺憾了~
但, 是否會端出自家 intel 18A 產品!?
希望是有的!
想看看 intel 18A 到達啥程度.
產品放到市面, 各家評測, 即知 算力+功耗 的表現.
加油! 勇敢推出吧~
eclair_lave wrote:不過，一些產業分析師認為，18A製程大致相當於台積電所謂的N3製造技術，該技術於2022年底投入量產。
這段, 我持保留態度.
應該要說:
intel 18A 是否能超越 GG 3nm, 未知, 有待驗證.
果然是去年的延長賽. 不過, GG 現在火力全開, 正幫水果生產 2nm 芯片.
是否應該學學 SS 回防 2nm 工藝, intel 應該要守好 intel 18A 啊!~
反正, 今年底, 註定 水果要超前, 就認了吧~
別輸給 AMD 用 GG 3nm 的新型 CPU 即可.
Intel的聲明裡可以看出跟之前一直在討論的點一樣，仍在成本跟良率.產能這些問題內掙扎走不出泥沼，即使不是嚴重到做越多賠越多，也至少是被評估後認為利潤效益還不夠好
另外國外討論有提到INEL財報電話紀錄提到18A計畫用於CWF在26年上半年投產，跟與PTL相比更多生產在NVL-S上等，及本來Fab62應該要今年投入18A量產，但顯然還沒準備好導致一連串不確定等
News
By Paul Alcorn published May 2, 2025
機翻:
英特爾利用 14A 製程節點對沖高 NA EUV 的賭注——另一種低 NA 技術具有相同的產量和設計規則
訊息
保羅‧阿爾康( Paul Alcorn ) 發表 2025年5月2日
英特爾在本週的英特爾 Foundry Direct 2025大會上解釋了其高 NA EUV 策略背後的原理。儘管成本效益方面一直存在質疑，但英特爾仍堅持在即將推出的 14A 製程中使用新的高 NA EUV 晶片製造設備。不過，英特爾尚未完全承諾在生產中使用這款新設備，但它在 14A 節點上有一個使用標準低 NA EUV 的替代生產流程作為備用方案。
英特爾已在其俄勒岡州工廠安裝了第二台高數值孔徑 EUV 微影機，該公司表示技術進展順利。然而，由於仍在持續開發中，這台價值約 4 億美元的 ASML Twinscan NXE:5000 高數值孔徑 EUV 微影機尚未投入生產環境，因此英特爾不會承擔任何風險。
英特爾代工技術與製造執行副總裁、首席營運長兼總經理 Naga Chandrasekaran 博士表示：「首先，英特爾仍然可以選擇在我們的 14A 技術上採用低 NA 或高 NA 解決方案，並且其設計規則兼容，不會對客戶產生任何影響，具體取決於我們選擇的路徑。其次，高 NA EUV 的性能符合預期，我們會在適當時機推出它的時機。
「我們已經掌握了18A和14A的數據，這些數據顯示了我們基於低淨空比的解決方案和基於高淨空比的解決方案之間的收益率平價。因此，我們將繼續在技術方面取得進展，並確保我們擁有合適的選擇，以確保我們交付給客戶的解決方案在我們做出的決策中具有最低的風險和最佳的回報，」Naga解釋道。
英特爾將僅在 14A 節點的少數層上使用高 NA EUV（具體數量尚不清楚），而其他不同解析度的機器將用於其他層。這意味著兩台機器之間的選擇只會影響製造流程的某些部分，但英特爾表示，使用低 NA EUV（詳見下文）機器進行三重圖案化，而不是使用高 NA EUV 機器，可以產生相同的結果。
由於這兩種技術都相容於設計規則，因此無論英特爾對最終製造流程做出何種決定（無論是否採用高NA EUV），英特爾的客戶都不必改變他們的設計，這有助於消除客戶對英特爾採用尚未證實的生產技術的擔憂。
此外，英特爾聲稱兩種生產流程的良率相同，這意味著即使高數值孔徑 EUV 開發遇到障礙，或者英特爾出於經濟原因選擇不部署該技術，也不會對產品上市時間造成嚴重影響。採用多重曝光通常會降低良率，但英特爾聲稱的良率持平，反映了現代多重曝光技術的進步，尤其是在套刻技術領域。
關於高數值孔徑 EUV 的公眾討論大多集中在成本上。業內人士普遍認為，高數值孔徑 EUV 的成本效益不如低數值孔徑 EUV 的多重圖案化技術，但將機器投入生產仍面臨許多技術障礙。大多數挑戰都集中在實現高數值孔徑 EUV 所需的一系列互補技術上，例如光阻、光掩模和計算光刻技術等，這些技術必須針對新機器進行最佳化。
然而，英特爾率先採用了 ASML 的機器，以在競爭中佔據優勢，並且在開發階段已使用高數值孔徑光刻技術生產了 3 萬片晶圓。正如一位代表在活動後期解釋的那樣，由於減少了大約 40 個工藝步驟，英特爾仍然實現了顯著的成本節約。
（圖片來源：Tom's Hardware）
最後，我想談談高數值孔徑 EUV。我們為什麼要這麼做？原因很簡單，成本更低。中間這張圖顯示的是用單次高數值孔徑 EUV 產生的圖案，其間距與我們 14A 所需的間距相當。右側顯示的是用傳統方法產生的非常相似的圖案，我們使用了三次 EUV 曝光（三重圖案化），總共經過了大約 40 個工藝步驟來產生該圖案。
「所以，總的來說，我們看到了更短、更簡單的流程，這是我們在 14A 中使用高數值孔徑 (High-NA) 的應用類型，與多通道 0.33 NA EUV（低數值孔徑）相比，這降低了成本。此外，這提供了減少金屬層數量並獲得額外性能增強的選項。」
英特爾並未說明其比較是否基於全光罩尺寸的印刷。高數值孔徑 (High-NA) 機器一次只能印刷半個光罩，需要兩次印刷才能製作出一個光罩大小的處理器，並依靠拼接將兩次印刷合二為一，形成一個完整的單元。相較之下，等於或小於半個光罩尺寸的晶片，使用高數值孔徑 EUV 機器只需印刷一次即可。相較之下，低數值孔徑 EUV 機器只需一次印刷即可處理全光罩大小的晶片。
思考
英特爾在 10nm 節點上遭遇了許多失敗，最終導致其失去了對台積電的晶片製造領先優勢，而英特爾將 10nm 問題歸咎於同時在新的製造技術和工藝上投入了太多資金。
決定開發替代的低NA生產流程是為了防止重複過去的錯誤，而英特爾過去也透過開發替代解決方案來降低其他類型進步的風險。
例如，該公司開發了業界首創的18A節點新型背面供電系統，同時也開發了英特爾首創的環柵（GAA）電晶體。為了確保有備用方案，該公司對其20A製程採用了更穩健的去風險策略，包括開發一個不帶環柵電晶體的內部試驗製程節點。然而，由於GAA和背面供電的開發進展順利，英特爾繼續推進該節點的完整版本。
英特爾的競爭對手台積電已確認，不會在其競爭的A14節點上使用高NA技術，並且尚未透露何時將新的高NA EUV設備投入量產。英特爾最初計劃在其18A製程中使用高NA技術，該製程在14A節點之前推出。英特爾後來改變了這些計劃，稱該製程節點的開發速度出乎意料地快，這意味著設備無法及時準備就緒。
-------
一篇有關於從18A轉備戰下一個製程世代14A，含有INTEL官方解釋的文章，怎看待內容就取決讀者了
此外從底下文章討論看，也有人認為Twinscan NXE:5000算是原本用作開發平台的設計，真正商業量產型號應該要算是NXE:5200，意味著目前該平台還處於開發完善中，INTEL無法保證High-NA在14A上能供應足夠產能，導致有低 NA EUV的替代備案
eclair_lave wrote:...然而，英特爾率先採用了 ASML 的機器，以在競爭中佔據優勢，並且在開發階段已使用高數值孔徑光刻技術生產了 3 萬片晶圓。正如一位代表在活動後期解釋的那樣，由於減少了大約 40 個工藝步驟，英特爾仍然實現了顯著的成本節約。...
關於 high NA 被翻譯成 "高數值孔徑".
我認為:
這不曉得是哪位天才翻譯的, 翻出了一個新境界來
應該要翻譯成 "高光圈數值" 比較合理喔~
聽著是否很熟悉的感覺, 沒錯! 正是那攝影專業者常說的"光圈".
意即透光率很高之意.
更大的光圈, 進光量更多, 感應在底片的時間可愈短.
舉底片為例, 不用數位 CMOS, 是因為光阻的角色和底片相當.
沖洗底片, 就跟黃光 developing process 有異曲同工之妙.
既然同為光學系統, 運作方式也相當, 為何要發明個"高數值孔徑"名詞來!? 還不好懂!
我知道在臺灣這詞用幾十年了, 何不改一改? 這樣連攝影專業人員都能懂.
那麼, 下一代 hyper NA 是否要翻譯成"超數值孔徑"!?
用我的邏輯, 可翻譯成 "超高光圈數值", 看! 是不是很好懂? 因為翻得比較合理!
至於黃光常說的 DOF, 就是專業攝影者常說的"景深"!!!
各位, 不用謝, 今日大放送.
稍早, 國際新聞再次報導了, i社 將在 2025年下半年,
推出 Arrow Lake Refresh, 推估應該也有 Lunar Lake Refresh.
使用的, 沒懸念是 GG 3nm, 詳細是 N3P, 還是 N3X 沒說明.
如果今年 i社 也推出新的 伺服級 U, 也應該是 GG 3nm.
因為, 這一年來 i社 市占雪崩, GG 工藝品牌效應, 被瘋狂追逐.
這也間接證明了, intel 18A 經過一年努力, 進展很有限.
high NA 可沒人和 i社 競爭購買, 要幾台就有幾台.
完全有時間佈署, 只要結果是好的, 為何不投資, 好好拚搏一場!?
輸得是沒理由可講了~
eclair_lave wrote:
一篇有關於從18A轉備戰下一個製程世代14A，含有INTEL官方解釋的文章，怎看待內容就取決讀者了
此外從底下文章討論看，也有人認為Twinscan NXE:5000算是原本用作開發平台的設計，真正商業量產型號應該要算是NXE:5200，意味著目前該平台還處於開發完善中，INTEL無法保證High-NA在14A上能供應足夠產能，導致有低 NA EUV的替代備案
某人夢到去年與離職的RD聊天
GG不會喜歡目前的5000系列
要等到後續的型號才會大量採購...
High-NA EUV未來一定會更貴
因為3400系列的鏡組才一頓多重
光學的價格是尺寸的指數倍增加
High NA的EUV鏡組重達十幾噸
想也知道不會是目前機種簡單的3-4億美金可以打發
https://www.asml.com/zh-tw/technology
EUV 極紫外光微影技術
ASML是全世界唯一採用極紫外光的微影設備製造商。為了能控制EUV極紫外光光源，並推動EUV微影系統商用化，20多年來，ASML持續投入研發，克服各種艱難的技術挑戰。
Read more
我們也正在發展具備更高數值孔徑 (0.55) 的下一代High-NA EUV平台，擁有新穎的光學設計和速度更快的載台，可使幾何式晶片微縮(Geometric Chip Scaling) 大幅躍進，其所提供的分辨率和微影疊對 (Overlay) 能力優於現有EUV平台達70%。
==
不過台灣網路名詞 private ip 可以翻成虛擬 ip, public ip 翻成實體ip 才是一絕
cruiseton wrote:
ASML 自己的網頁https...(恕刪)
只看網頁沒用的
麻煩看一下ZEISS公開的技術報告
搜尋"High NA EUV optics"
會自動下載PDF檔
半導體製程有兩個重要公式
resolution R=k1*波長/ NA(數值孔徑)
這個R還有浸潤式的修正版,分母要乘上水的折射率
另外一個公式就是
DOF (景深)
後面就是離軸照明,多重曝光:LELE,SADP,SAQP
另外EUV推出時商業驗收標準
250W, 125 wph (wafer per hour)
現在的throughput 已經超過125wph,
不過ASML也不是省油的燈
要加錢
還有要清錫滴的主鏡的設備也一直在改進
要加錢
Throughput 跟EUV功率與光阻的曝光劑量有關
光阻 40mJ/cm^2與20mJ/cm^2的產量差一倍
這就是日本人的本事了...
High NA EUV會用上metal oxide
------------------------------------
其實一般坊間的半導體製程的教科書都只是介紹光阻有多重要
但是DOF越小
PR已經擋不住etching/ion implatation
所以PR指是soft mask
都要蝕刻spacer 當hard mask...
想知道hard mask的種類
可以上網查一下TEL的SAQP (四重曝光)流程...
內文搜尋
從 APP 打開
X