下一個複雜的複合邏輯2nm
再下一個低速試產2nm 驗證
再下提速試產2nm
每個階段要不停DEUBG和驗證
只要一個卡關就會延期
最慘還要回到上一階段驗證
實驗室到商用三年內可以試產就偷笑...放消息炒股而已
dsrex wrote:
做一個簡單邏輯2nm...(恕刪)
設計技術與量產技術是兩回事！
整片wafer, 鍍膜的uniformity 很爛，只有一個die work 就可以開記者會說開發出來～
但是鍍膜均勻度與阻值，漏電率，良率有關～
如何控制機台參數讓各個recipe都差異很小
WIW: within the wafer
WTW: wafer to wafer
BTB: batch to batch
這種技術要吃透所有的物理與化學現象
有些製程可以rework,如黃光
有些不行，如CMP
IBM只會做出一顆
台積電可以生出良率
幾百道步驟下還有良率：
舉個例子
0.999的400次方為67%良率
要
0.9999的400次方良率才有96%～
Lexus的廣告
專注完美的進乎苛求
在半導體業
這是生存之道⋯⋯
內文搜尋
從 APP 打開
X