AMD Zen6升級單CCD 12核心!兩個CCD終於可以直連

著名曝料大神MLID公佈了AMD Zen6在桌面、筆記本上的諸多晶片設計細節(不涉及資料中心EPYC),其中至少兩項變化堪稱AMD銳龍引入chiplest系列以來最具革命性的變化。
不過注意,MLID的曝料往往都很勁爆,但是精準度不敢完全保證。
按照他的說法,Zen6的桌面版代號為“Olympic Ridge”,不是之前傳聞的“Meduasa Ridge”,主流移動版的代號則確實是“Medusa Point”。

AMD Zen6仍將是CCD+IOD的組合式設計,其中CCD升級為3nm級工藝,大機率台積電N3E(Intel用的是N3B)——之前傳聞過2nm,但應該是EPYC版本的。

IOD部分升級為4nm級工藝,但不是來自台積電,而是交給三星代工,極可能是4LPP版本,用上了EUV極紫外光刻。

銳龍的CCD一直是都是單個8核心設計,這一次終於升級12核心,三級快取將順應地從32MB增加到48MB,因此我們將會在主流桌面上看到24核心型號。
如果再疊加64MB 3D快取,二級快取維持每核心1MB,那麼我們將看到恐怖的184MB快取,也就是24MB+96MB+64MB!

同時,以往的CCD都通過Infinity Fabirc匯流排連接IOD,而兩個CCD之間沒有直接互連,因此如果跨CCD的延遲一直比較高。
Zen6時代,兩個CCD將通過一種新的低延遲橋接匯流排彼此打通,徹底解決這一頑疾。
正因如此,未來的兩個CCD之間、CCD與IOD之間將不再相隔一段距離,而是緊緊挨在一起。
IOD部分除了升級工藝,也會升級GPU、記憶體甚至是PCIe。
記憶體現在可以支援DDR5-8000甚至更高,但需要1:2分頻,否則的話甜點頻率在DDR5-6200/6400左右,而下代分頻的話可以達到甚至超過DDR5-10000,不分頻也會更高但暫無具體數字。
GPU方面,有望升級到RDNA4架構,計算單元最多還是16個,搭配大容量二級快取。
PCIe方面不確認,可能升級PCIe 5.0,也可能增加更多通道。

移動版的Medusa Point也將是chiplets,共享同樣的CCD、IOD,不過是單個CCD配單個IOD,也就是最多12個核心。
CCD、IOD二者同樣肩並肩,但是AMD並沒有可以增加填充模組,將它補為方形。
最後,NPU AI引擎當然也會在現有全球最強的基礎上,繼續加強,但具體情況不詳,猜測桌面端有望達到目前的50 TOPS。
AMD Zen6升級單CCD 12核心!兩個CCD終於可以直連
2025-02-19 19:51 發佈
ntgbk2 wrote:...AMD Zen6仍將是CCD+IOD的組合式設計,其中CCD升級為3nm級工藝,大機率台積電N3E(Intel用的是N3B)——之前傳聞過2nm,但應該是EPYC版本的。IOD部分升級為4nm級工藝,但不是來自台積電,而是交給三星代工,極可能是4LPP版本,用上了EUV極紫外光刻。...

IOD 若交給 SS 4nm, 那還不如沿用 GG 6nm. 因為 SS 4nm "很可能" 不如 GG 7nm.

還有 EPYC 用 2nm 應該還沒這樣快!

筆電級 若是 IOD 也交給 SS 4nm,
這樣是 "降級"!!!
上代使用 SoC 單芯片 GG 4nm, 爆料說雖然計算單元用 3nm 有增進,
但 IOD 又吐回一些. 整體增進大打折扣.
----------------------------------------------------------------------------------
Ryzen 還是 cpu die 用 GG 3nm, IOD 用 GG 4nm 比較好.

筆電維持單芯片, 整片用 GG 3nm, 這樣可買性增高很多.


最後, 不管有無出 12C 單 die, GG 3nm 還是維持 8核比較適合.
每一核心可加大規模, 也不要過衝.
8核->12核= 1.5倍電晶體數量. GG 4nm->3nm, 增進沒這樣大.

要做, 待 GG 2nm 那一把.


還記得第一把, 第二把 Zen, 功耗有一部分都被 GF 12nm IOD 拖累.
SS 的工藝還稍遜於 i社.

還有, 要增加單 die 的核心數, 首先要不衝擊產熱量,
不然, 就和 i社 遇到類似問題. 讓人不用水冷都不行.

兩顆 CCD 高頻寬互聯, 是否意味著 X3D 版的可以接近多疊的 SRAM
第二顆 CCD 利用的可能性增高. 是的話, 很好. 即便是程式無優化超過八核,
也能在第二核執行背景或協同運算更有效率.
ya19881217

這個麼做會看到核心die間幾乎無縫隙的封裝在基板上,在pc的高頻環境上會不會有新的散熱難題?

2025-02-21 13:34
eclair_lave

就inFO啊,表現預覽可以參考Z13 2025,iod功耗改善很多,但有兩點比較奇怪,一個是通聯時脈很低,另一個是跨die延遲沒比較低,目前還不曉得是不是韌體跟zen5初期一樣需要點時間磨合改進

2025-02-21 22:59
R9旗艦 24核心
R9次旗艦 16核心 ?
R7 12核心 ?
R5 8核心 ?
eclair_lave

基本都不知,成天在那邊灌水[千萬母湯]

2025-03-08 13:30
蔥油餅大叔

第一批賣24C 第二批或第三批端22C或20C出來賣啊 不然賣啥

2025-03-08 14:13
ALEX Jiywrote:R7 9800x3d都買不到正常的價格...感覺這個zen6肯定缺貨看得到吃不到....

9900X3D
9950X3D
三月中開賣!

這回 X3D 版的產量很足, 沒貨是店家沒積極進貨關係. 想買的人請催促店家.
GG 的 CoWoS 封裝產能已翻倍, 沒道理缺貨.

更何況, 七月可能發佈 3nm 工藝新一代 CPU, 到時 3nm 優點, 很難不被吸引去.
pc8801

有多優那就是個謎,而且就算製程優也不等於會一次端出來,牙膏才是王道

2025-03-08 8:31
Zne6升級單CCD 12核心真的. 這樣X3D 一顆搞定.最強遊戲CPU升級12核心

想要多工.和想要遊戲玩家都可以兼得


不像9800X3D. 單遊戲比較強. 多工剪輯你需要8核心以上CPU.
ya19881217

換代最有感還是2700X=>3950X 多核提升+110% 罰站屋連夜排隊搶CPU的榮景....

2025-03-03 11:14
pc8801

難道永遠都不超過12核的需求?未來的產品在未來

2025-03-06 11:29
[蘋果官方新聞稿] Apple 發表 M3 Ultra,將 Apple 晶片推向全新巔峰

還以為會跳過M3 Ultra直接發表M4 Ultra的Mac Studio
這次就很臭屁的說為AI帶來什麼革新
然後這次只是例行升級效能 連發表會都沒有 線上更新產品而已

節錄
「M3 Ultra 採用先進的圖形架構,具備動態快取技術,並支援硬體加速網格著色與光線追蹤,因而能夠飛速處理最繁重的內容創作工作與遊戲運行。強大的 32 核心神經網路引擎為 AI 與機器學習 (ML) 提供動力,並驅動 Apple Intelligence,這套個人智慧系統將強大的生成式模型深度整合至全新 Mac Studio。M3 Ultra 是為 AI 而打造,包括 CPU 內建 ML 加速器,還有 Apple 最強大的 GPU、神經網路引擎,並支援每秒超過 800GB 的記憶體頻寬。搭載 M3 Ultra 的 Mac Studio 讓 AI 專業人員能在裝置端直接運行超過 6000 億參數的大型語言模型 (LLM),堪稱 AI 開發的終極桌機。

無可比擬的記憶體
M3 Ultra 的統一記憶體架構整合個人電腦中歷來最高頻寬、最低延遲的記憶體。起始容量為 96GB,最高可配置至 512GB,也就是超過 0.5TB。這超越了當今最先進的工作站級顯示卡記憶體規模,為 3D 算繪、視覺特效及 AI 等需要大量圖形記憶體的專業級工作流程消除限制。」

重點:
M3 Ultra
819GB/s 記憶體頻寬
512GB 統一記憶體
頂配價格才50萬.....................

然後M4 Max規格有個
「可選購 M4 Max 配備 16 核心 CPU、40 核心
GPU 與 16 核心神經網路引擎 (546GB/s 記憶體頻寬)」
其中546GB/s 記憶體頻寬

推測M4 Ultra是1092GB/s頻寬 以及記憶體可能1024GB容量


-------------------------------------------

跟AMD"可能"有關的
「M3 Ultra 採用 Apple 創新的 UltraFusion 封裝架構」
其中「UltraFusion」在M1Ultra就有了

簡單講
就是兩塊M1 Max 一塊倒轉180度以UltraFusion對接
CPU直連 不走載版線路


AMD這CCD直連 會是這種狀況嗎?
這樣對接的話 確實跨CCD延遲就沒有(或更低)了



M1 CPU系列圖示表現M1 Ultra的對接



 
skiiks

運算慢 但可以用低成本 先行大模型訓練 用時間去換訓練結果 而不是完全不能訓練 或者只能花大錢訓練。不然 16張32GB Vram顯卡陣列建置出來的電腦 還真的貴很多

2025-03-08 0:41
pc8801

我還以為利潤主要是建構在高定價

2025-03-08 8:34
假設ZEN6為2027年初上市的話...

10950X3D 24C48T 5.9G L2=24M+L3=32M+32M+64M DDR5-6600 TDP190W ?
10800X3D 12C24T 5.4G L2=12M+L3=32M+64M DDR5-6600 TDP140W ?

AM5板子沿用 + 有內顯 + 12C或24C + 3DV-Cache BUFF疊滿

以上應該是2027年AM5插槽最後的榮耀旗艦CPU了吧?

價格隨核心數量上升
10950X3D 台幣 36990
10800X3D 賣 25990

這樣算是香嗎?
skiiks

幻花Ace 沒辦法 細數過去intel惡形惡狀 萬年4c8t時期 真的令人覺得噁心反感

2025-03-09 1:16
skiiks

蘋果利潤在高定價沒錯 該拿的利潤都會拿 但因為統一記憶體可直接充當VRAM而造就AI運算副價值 對比現今顯卡要組成相同VRAM容量 變成有CP值的AI訓練主機

2025-03-10 13:52
不急,等官宣再說...

來看一下以前有板有眼的芭辣
AMD Zen 4 每 CCD 最多12核, 主流平台可能達24核心
從Zen3(Ryzen5000)就有爆料單CCD10核了,
結果...當然沒有...

AM5插座僅4X4面積、過厚的八爪上蓋,
要塞24C48T首當其衝就是那個導熱面積...
回頭看一下各代Threadripper 24核產品就知道,
伴隨製程進步+調低時脈...功耗依舊卡上兩三百瓦...

個人比較看好...也希望成真的是那個CCD直連,
全16個核心性能都能提升,
另外還有那顆拖後腿的Soc也是優先要改的,
這些都比增加核心來的重要多。
幻花Ace

12C有其他考量至少先10C也好。同時I皇如果把現有小核提升當大核那就很有趣了[^++^]又或者ZEN6最終決定只加頻率(擠牙膏沒對手)到AM6 ZEN7才要一次D6+12C/16C為一組賣也不一定

2025-03-08 23:21
ya19881217

i家大核架構很有問題啊...占用那麼多面積跟小核的差異卻不大..浪費矽嘛...早晚P核會砍掉全E核當家

2025-03-09 21:18
幻花Ace wrote:...10950X3D 24C48T 5.9G L2=24M+L3=32M+32M+64M DDR5-6600 TDP190W ?10800X3D 12C24T 5.4G L2=12M+L3=32M+64M DDR5-6600 TDP140W ?...


照算 3nm 工藝, 10800X3D的話 (如果是這樣命名的), TDP 有可能還是 120W, 或更低點.
但實 run 滿載, 會控制在 200W 以下.

10950X3D (如果是這樣命名的), 因為兩倍於 10800X3D 電晶體數量, 基本功耗是兩倍, 240W,
只要軟體有優化, 封裝+設計有搭配得好的話. 不過, 實 run 肯定超過這數.
尤其是放開限制.

我維持先前結論: 一步一步來, 先端出 8核, 算力可以的, TDP 降至 100W 以下.
待 2nm 時再完成單 die 12核. 在那之前, 每個 die 八核, 電晶體數可小幅增加
10~20% 左右.
幻花Ace

也可能會zen5+優化[汗]目前技術只能8C優化低功耗或10C/12C高耗電頻率做取捨兩種選擇[茶]

2025-03-10 2:16
神祕幻影 wrote:
R9旗艦 24核心
R9次旗艦 16核心 ?
R7 12核心 ?
R5 8核心 ?

照這樣捲牙膏廠
沒互捲要拿到便宜的R9只能等二手

Zen6時代,兩個CCD將通過一種新的低延遲橋接匯流排彼此打通,徹底解決這一頑疾。
蘇嬤改善問題換到錢讓鴿子蛋變更大這點很棒我口袋夠深我同意期待發表
內文搜尋
X
評分
評分
複製連結
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?