• 5

Intel晶片電晶體密度將於2024年底超越台積電

今天SeekingAlpha發佈了一篇文章(TSMC Significantly Underdelivers)
指出:

Intel晶片的電晶體密度將於2024年達到400MT,2026年達到800MT。但台積電直至2026年都無法達到300MT。也就是說2026年時Intel的晶片電晶體密度將會是台積電的3倍之多。

Mobile01裡面的半導體專業人士請評論這有沒有可能?還是又是美國人的優越感作祟?
2022-06-27 21:42 發佈
Cavendish Lab wrote:
。也就是說2026年時Intel的晶片電晶體密度將會是台積電的3倍之多。

Intel 的EUV,到2026 應該連台積電的1/3 都不到,就算20A的良率跟台積電一樣,自己用也都還不夠,怎麼代工?

Intel 的晶片電晶體密度其實跟台積電沒什麼關係。難不成 聯發科AMD/AAPL/QCOM 會把晶片拿去給Intel 代工?以前Intel 的晶片電晶體密度一直都比台積電高,這種狀況應該持續有好幾十年了,也沒看到它的代工業務有什麼起色過。
我就是愛拍照

一樓的哪裡看不懂?要去找你小學國文老師嗎?

2022-07-02 12:32
alniyat

電晶體密度高 只是良率低常常量產時程跳票而已 XDD

2022-07-05 8:19
台積電不是都按自已的步道在走的
英特爾牙膏都N年了(新一代好像效能不錯...是自家做的?還是台積代工?)
而台積電不是製程也準備要換新的技術了!所以就等廠商出來囉
dinnerxp

TSM..被當政治工具蹭過頭了....殖利率連美十年公債都不如,難怪股價頻破底

2022-06-28 9:19
相同設備之下,最關鍵的製程線寬若相同,理論上電晶體的密度差異不大!
比較可能的是Intel透過大幅改造邏輯產品的元件堆疊與結構(由Fins Stack改成=>???),
同為2nm前提下,一片Wafer能產出更多Die,同時提高密度 (平面停車場=>改成立體停車場)

早年Elpida曾透過類似的方式,修改堆疊結構,讓晶圓使用65nm的製程,產出跟其他廠50nm
相同多顆粒的Dram,等於把密度提高了70%.

但修改產品製程架構這個技術,遠比製程微縮還要困難,需要有完整技術背景才可能實現.
a00000000000

這是高手,應該至少是GG 32以上

2022-06-28 16:21
Cavendish Lab wrote:
今天SeekingAlpha發佈了一篇文章(TSMC Significantly Underdelivers)

該作者的 LinkIn:

https://www.linkedin.com/in/arne-verheyde-567054153/?originalSubdomain=be

Education:

KU Leuven logo
KU LeuvenKU Leuven
2016 - 2021

去年大學剛畢業的小朋友,誰想信誰就傻了。。。。。。


工作經驗:

Experience

Freelance Journalist
VentureBeat · FreelanceVentureBeat · Freelance Nov 2021 - Present · 8 mosNov 2021 - Present · 8 mos

Analyst
Seeking Alpha · FreelanceSeeking Alpha · Freelance Jan 2020 - Present · 2 yrs 6 mosJan 2020 - Present · 2 yrs 6 mos

Freelance Journalist
Tom's Hardware · FreelanceTom's Hardware · Freelance Mar 2019 - Mar 2020 · 1 yr 1 mo


倒是手上的持股蠻有趣的,都是我這幾年曾經的主力持股。

Cavendish Lab
Cavendish Lab 樓主

我也是在想是不是初生之犢的言論?他們比較會天馬行空。尤其是內心又存在白人的優越感的時候。很多白人都搞不清楚Taiwan和Thailand的差別。

2022-06-28 7:07
台積製程,目前處於無敵狀態,沒有對手,對手只有自己。
台積最大的關鍵是毛利率,和半導體需求狀態。
TSMC 的問題是毛利率能不能拉高,eps 拉高。
最重要是配息能不能調高。一季要配到 4元,股價才有機會上衝。
500元股票,16元配息,殖利率才能過 3%

台積年底量產3nm, 密度 310 MT
TSMC的 3nm 是第一個達到 300 MT 製程,領先 第 2,3 名一大段距離。
2025 2nm 密度約 400 MT

三星即將試產的 3nm,密度200 MT.
和 TSMC 5nm 的 185MT 接近,密度應該打不過 TSMC 的 4nm
且 三星的 良率跟 發熱,是有目共睹的低劣。
所以三星已經輸給了 TSMC.
三星 3nm 連 TSMC 4nm 都打不過,更不用談 TSMC 3nm

intel. 目前最好的 10nm,密度是 106MT.(106MT 是 Scotten 的計算,簡報常用數字是 100.8MT)
跟 TSMC 7nm 的 102 MT 相近。
完全輸給 TSMC 5nm 的 185MT,
更不用比 TSMC 4nm,3nm.

intel 計畫2022/2023/2024 分別量產 4nm/3nm/2nm
intel.的 schedule 完全是畫大餅,感覺應該是申請經費用,實際上是不太可能,
依照以前的記錄,都是嚴重 delay.
而且要一年一個世代,不太可能。
2022/2023. 的 4nm/3nm, 密度比 TSMC 3nm 低,
至於 2024/2nm,密度應該也沒比 TSMC 3nm好太多,
但問題是 schedule ,良率,產能,耗電 都是大問題,所以聽聽就好。
我看 頂尖專家 Scotten Jones的圖表,intel 2nm (20A) 看似只有比300 MT 好一點。
--------------------
(實際計算 7nm 106MIT * 1.35 *1.09 * 1.6 = 250MT)
上面黃色誤植,重新計算後,接近的數字應該是
100.8 * 1.8 * 1.09 * 1.6 = 316 MT

----------------------

效能方面,intel 倒是不錯,沒輸給 TSMC, 因為是PC 用,可以大電力比較耗電,也可以加風扇散熱。這個市場,本來就是 intel. 的專長。

台積明年3nm的客戶,intel 可能是最大客戶。
intel. 還是要靠 TSMC 的 3nm , 才能擺脫 AMD.的追趕。

AMD 聽說最近量產的 5nm. CPU出包,需要重新流片。
這有點慘,需要花大錢,花時間。



Scotten Jones 原文:
-----------------------------
Our view from now to 2025 is as follows:
2022 – Intel 4nm process, Intel’s first EUV use with a 20% performance improvement over 7nm. Intel had formerly talked about a 2X density improvement for this generation but is now just saying a “significant density improvement”, we are estimating 1.8X. Samsung 3nm will likely be for internal use only with a 1.35X density improvement, 35% better performance at the same power and 50% lower power at the same performance. The density improvement is not very impressive but the performance and power improvements are, likely due to adoption HNS. TSMC 3nm is FinFET based and will provide an ~1.6X density improvement with 10% better performance at the same power and 25% lower power at the same performance.

2023 – Intel 3nm process with 18% better performance, denser libraries and more EUV use. We estimate a 1.09X density improvement making this more of a half node. Samsung 3GAP should be available to external customers and TSMC 3nm parts should appear in iPhones.

2024 – in the first half Intel 20A (20 angstrom = 2nm) process is due with a 15% performance improvement. This will be Intel’s first HNS (they call it RibbonFET) and they will also introduce back side power delivery (they call this PowerVia). The backside power delivery addresses IR power drops while making front side interconnect easier. We are estimating a 1.6X density improvement. In the second half of 2024 Intel’s 18A process is due with a 10% performance improvement. We are estimating a 1.06X density improvement making this another half node. This process has been pulled in from 2025 and Intel says they have delivered test devices to customers.
MiPiace

能夠 metal change 就好很多,5nm NRE. 應該是天價。也很花時間。

2022-06-28 6:36
johanneschuang

看對面消息,CPU9/15, GPU年底,應該都還沒延期,現在做full layers change,至少拖到明年上半年了,應該沒這麼慘才對

2022-06-28 8:25
良率才是關鍵

Intel可能密度上贏過去

但是無法量產 良率過低導致成本過高 所以也無法商業化
goet0 wrote:
良率才是關鍵


+1

大家都知道, 完美的東西做一個很簡單!

但是要每天複製出可以穩定賺錢的量就是另一個世界了!

所以比誰多比誰密只是技術宣稱, 能夠穩定接單量產再說~
Cavendish Lab wrote:
今天SeekingAlpha...(恕刪)


最重要是奴性,他們沒奴性很難超越
剛進股市的萌萌噠小白,請大家多多關照。
北台灣第一巴圖魯

還有肝~~ 台灣有新鮮 便宜的肝 這才是台積電最大優勢[偷笑]

2022-06-28 7:11
asoma

米國就超菁英領導,各色人種一起優越怎麼會想要努力呢

2022-06-28 8:52
台積電在台灣最大的問題, 雙標綠黨的用電政策.
  • 5
內文搜尋
X
評分
評分
複製連結
Mobile01提醒您
您目前瀏覽的是行動版網頁
是否切換到電腦版網頁呢?