• 18

10nm製程以材料的角度來看TSMC贏過三星

NQQegg wrote:
這與TSMC的16...(恕刪)



台積電 14B 廠晶圓瑕疵,光阻原料不符規格造成

https://finance.technews.tw/2019/01/29/tsmc-wafer-defects-in-photoresist-materials/

晶圓代工廠台積電今天針對晶圓 14B 廠發生晶圓良率偏低問題再次發表聲明,表示主要是 12 奈米及 16 奈米晶圓良率出問題,是供應商供應的光阻原料不符規格造成。

台積電指出,內部是在 1 月 19 日發現晶圓 14B 廠的 12 奈米及 16 奈米良率出現問題,經追查後了解問題出在一批光阻原料。

這批原料是來自一個與台積電有多年供貨經驗優良的廠商,台積電表示,但這批原料與過去供應的原料規格有相當誤差。

台積電指出,內部立即停用這批不符規格的原料,並馬上通知所有受到影響的客戶。

台積電表示,過去 10 天已與所有受影響的客戶密切溝通,包含相關補貨和交期的細節,以目前 12 奈米與 16 奈米產能利用率估計,受影響的晶圓大部分能在第 1 季補回,這起事件應不影響第 1 季營運目標,季營收將約 73 億至 74 億美元,將季減 22%。

台積電今天股價表現疲弱,終場收在新台幣 222.5元,跌 6.5 元,跌幅 2.84%。

(作者:張建中;首圖來源:科技新報)

延伸閱讀:
【獨家】台積電 Fab 14 B 傳晶圓瑕疵,台積電回應:影響評估中,暫不改本季財測

What happened?
狂爆了!4度碾壓三星!台積電獨吞蘋果A13肥單

https://www.chinatimes.com/realtimenews/20190212001513-260410

2019年02月12日 10:55 中時電子報 吳美觀/整理報導
台積電4度碾壓三星!據電子時報報導,台積電今年將繼續獨吞蘋果A13處理器,用於今年新推出的iPhone,並採用極紫外光(EUV)微影技術強化版7奈米工藝。

回顧iPhone 6S系列的A9處理器,當年仍分別由台積電、三星兩家同時代工,但由於三星A9發生效能不佳及過熱等問題,引發外界疑慮,從此三星就搶不到A系列處理器,接下來A10、A11、A12,一直至今年A13都由台積電獨家供應。

報導指出,A13將繼續採用台積電7奈米EUV極紫外光技術工藝製造,預計今年第2季度投入量產。依照往例,台積電通常在第2季度開始為當年蘋果秋季發表的新款iPhone量產晶片。

隨著英特爾難產、格芯(GlobalFoundries)出局,目前7奈米戰場只有台積電、三星在相互競爭搶地盤,但因台積電的製程更具有領先優勢,也贏得幾乎所有大客戶青睞,除了蘋果外,還有高通、華為、超微半導體(AMD)、輝達(NVIDIA)等。

台積電日前表示,今年將是「Slow year」,惟預期手機與汽車仍將會帶動7奈米需求成長,預計可貢獻2019年營收25%,至於採用EUV的7奈米強化版製程將如期於今年第2季量產。

(中時電子報)

NQQegg wrote:
狂爆了!4度碾壓三...(恕刪)



蚵仔麵線好吃 wrote:
從EE Times...(恕刪)


https://www.digitimes.com.tw/col/article.asp?id=1031
INTEL,SAMSUNG,TSMC下一個決戰點:邏輯晶片與記憶體晶片的異質整合


英特爾以前在DRAM的競逐中退出,幾十年後又重新投入記憶體硏發,先從NAND flash,再到PCM。Intel

筆者剛入半導體產業的時候,英特爾(Intel)是半導體業產業的龐然巨人,市值與其他同業有數量級的差距。於1984年自DRAM撤退後,專心致力於CPU的版圖、成就霸業。卅幾年光景過去,產業變成英特爾、三星電子(Samsung Electronics)、台積電TSMC三分天下。而且在摩爾定律尚未盡的路途上,英特爾看來走得有些步履蹣跚了。可是路途猶未了,接下來這個領先群爭些什麼?
如果沒有典範移轉式的變化─譬如最近光計算(optical computing)倏然出現在AI晶片的場域,我的猜想,下一次的決戰點可能是邏輯與記憶體的異質整合(heterogeneous integration),而且有許多跡象支持這樣的猜想。
英特爾以前在DRAM的競逐中退出,幾十年後又重新投入記憶體硏發,先從NAND flash,再到PCM。對我的意義是藉其於CPU原有的優勢擴散出對記憶體的影響力,以波特(Michael Eugene Porter)的競爭理論來說,是增加在加值鍊中的優勢環節數目,鞏固霸權。在奈米製程的年代,von Neumann體制中CPU與記憶體的分離已造成速度和散熱的障礙。要解決這問題,只有從這二者同時下手—最好是二者融合為一,像是in-memory computing。只可惜目前用PCM的方案改善有限,速度快了,但是還不夠快,密度提升也仍嫌不足,整個組成還是無法改變目前的記憶體架構,所以MRAM也還在英特爾的硏發雷達範圍內。
三星在這競爭裏有一手好牌,雖然在邏輯代工的製程猶有待追趕,但是相距不遠;而記憶體是其老本行,異質整合的前導技術之一晶圓級封裝(wafer level packaging)也開發甚早。兼之其獨立MRAM也已問世,離邏輯晶片與記憶體晶片的異質整合看似只有一步之遙,雖然這一步是一大跨步。
台積電在邏輯製程微縮的競爭中無疑是現任的領先者,但是長期的自外於獨立記憶體的生產製造。雖然於嵌入式MRAM急起直追,而且將其應用推展至5/7nm的LLC(Last Level Cache),但是這和邏輯晶片與記憶體晶片的異質整合是兩回事,後者需要較髙的密度,不像嵌入式MRAM能屈就於邏輯製程的CMOS而令單元面積髙達50f2。獨立記憶體中的電晶體是過去記憶體微縮的競爭主軸之一,要能有獨立記憶體晶片用於與邏輯晶片異質整合,這方面的努力還有待急起直追。如果這些論述説服力還不夠的話,也許你可以試著問這個問題—為什麼找專長是新興記憶體(emergent memory)和三維單晶堆疊(3D monolithic stacking)的人來當技術長?

蚵仔麵線好吃 wrote:
從EE Times...(恕刪)


忘了PO上來..

從A12 Bionic晶片看台積電7nm製程大躍進
https://www.eettaiwan.com/news/article/20190426TA51-Apple-A12-Bionic-in-7nm?utm_source=EETT%20Article%20Alert&utm_medium=Email&utm_campaign=2019-04-29
•2019年4月26日
•汎銓科技
本文由材料分析的角度,比較台積電A12與A11兩代製程節點的蛻變演進,同時使用新式分析技術詳細解析A12 FinFET結構7nm製程技術細節…

2018年9月蘋果(Apple)發表了三款新手機,即iPhone XR、iPhone XS以及iPhone XS MAX,這「一門三傑」皆搭載了A12 Bionic晶片(圖1),而此晶片正是台積電(TSMC)新世代7奈米(nm)製程的產品,據Apple表示A12的整體性能較A11更高出15%,且功耗降低了50%。

知名跑分評測網站Geekbench更進一步指出,iPhone XS的跑分高達11266分,遠高於iPhone 8 (搭載A11)的10154分。目前已經有很多報告指出A12 Bionic晶片幾乎領先同一時期所有市面上的處理器,讓各家大廠望塵莫及,而這強大效能的幕後功臣,不得不說是來自於台積電的7nm先進製程。

本文將由材料分析的角度出發,深入淺出地一探台積電7nm製程。透過聚焦離子束(FIB)製備不同方向的靜態隨機存取記憶體(SRAM)區域結構(晶片中央核心區域的System Cache),輔助以高解析度的穿透式電子顯微鏡(TEM)影像分析技術,將有助於觀察奈米級尺寸的差異。而在成份的分析上,除了使用2K解析度的能量散佈光譜分析(EDS)結果顯示其成份分佈,並進一步使用電子能量損失能譜 (EELS)來呈現單位體積內成份的變化。

本文將分為兩大部份,第一部份是帶領讀者窺探台積電的A12 (iPhone XS;7nm製程)較其A11 (iPhone 8;10nm製程)兩代製程節點的蛻變演進。第二部份將使用新式的分析技術詳細解析A12鰭狀電晶體(FinFET)結構7nm製程技術之細節。


圖1:A12 Bionic晶片

SRAM大小及密度
技術節點的數字越小,如16nm、10nm、7nm,電晶體的尺寸也就越小,但兩者數字間並無直接尺寸的關聯。其中一項客觀評估技術節點中真實的製程實力以及效能優勢方式為比較SRAM單元面積大小,因為當SRAM單元面積越小,表示在同樣尺寸大小的元件中可以植入更多的SRAM記憶單元,且電晶體縮小更可以降低供電電壓及功耗。
台積電在2017年國際固態電路研討會(International Solid-State Circuits Conference;ISSCC)上公開發表其7nm技術節點的SRAM單元面積將會比10nm縮減35%來到0.027 um2。我們使用FIB精準定位加上TEM影像實際呈現其SRAM狀態,圖2分別指出A11 (10nm製程)以及A12 (7nm製程)之晶片SRAM區域的TEM俯視圖影像(plan-view),紅框範圍即是一個SRAM的單位面積,我們分別列出了A11以及A12各別的單位面積的長寬,並計算得到其面積為0.0427以及0.0278 um2,整體單位面積較前一代面積減少了約34.9%。

此外,A12的SRAM區域之閘極間距(Gate Pitch)如台積電2017所聲稱的約55nm,較前一代10nm少了15.1%,而目前台積電已經公佈了下一代SRAM(5nm)的閘極間距訊息,預告將再縮減19%來到44nm,我們也將持續為讀者追蹤。


圖2:A11 vs. A12的SRAM區域比較

鰭狀電晶體(FinFET)結構與特性
進一步探討有關FinFET的製程差異,首先我們製備了一個平行閘極的20nm薄樣品,僅保留閘極訊息,以確保此處無任何背影因素影響影像及元素判斷。輔助TEM的影像呈現的是A11以及A12中鰭狀矽基板的形貌(圖3),包含了完整的N-type Fins以及P-type Fins。這邊提供讀者一量測結果(皆以最右側N-type Fin),指出A11與A12的Fin寬度落在6.66與6.06nm,差距並不大,而在Fin高(Gate以上的部份)的結果,A11有42.18nm,A12則是52.21nm,足足比前一代多了10nm,相信這個設計符合FinFET增加通道面積的概念。


圖3:A11 vs. A12的FinFET比較

在進一步為讀者揭露EDS元素分析前先與讀者分享一個觀念,在元件尺寸微縮之後,許多既有分析方法亦被推至檢測極限。以EDS元素成份分析為例,元件間距越來越小,TEM試片的厚度也必須越切越薄。超薄試片內待測材料的總量降低將造成分析困擾。此類樣品相較一般樣品可收集到的訊號量將急遽減少,一般情況只要拉長訊號收取時間即可。但超薄樣品經過高能量電子束轟擊後非常容易受到損傷、額外的質變或是擴散等情形,無法將樣品本質忠實呈現。

針對超薄樣品元素分佈分析,筆者以2048 x 2048畫素擷取EDS訊號,較平常常用條件高出16倍。其優點是能保有足夠的空間解析度以因應日益微縮的各層結構。此外,高解析成份分析對策中亦針對超薄樣品訊號不足此弱點進行強化,圖4即高解析(HD mode)與一般模式(Normal mode)比較圖(左方為A12之Fin top的EDS元素疊圖,右方則為圖上訊號強度分佈)。

以相同的試片及相同的位置進行方法比較,可發現高解析模式可以降低雜訊達 50.2%,影像清晰度明顯優於一般模式。下圖左亦指出降低雜訊對量測真實度的影響,以同一組High-k膜層進行量測,一般模式下量測分不清訊號終止點在何處,將可能帶來接近30%的量測誤差。在高解析模式下則可清楚標示膜層厚度,徹底提高分析精準度。


圖4:高解析EDS成份分析技術

回到實際應用上,筆者以高解析EDS分析A12 FinFET (此處A11數據為筆者在一文中發表過),在材料選擇上,我們可以看到圖5的EDS mapping結果,7nm以及10nm的FinFET元素分佈在偵測極限內成分相近,並沒有出現以往不同的新材料,在2016年IEDM的文章中曾經提到過在P-Type Fins上添加鍺(Ge),能夠有效地提升電洞的遷移率,外界推測將在7nm中見到此製程,但在目前的數據顯示,7nm尚未將其使用在製程中。雖在FinFET結構上並沒有元素不同,但是數據顯示在連接閘極上方的一小段觸點(Contact),在7nm製程中材料由鎢(W)更換成鈷(Co)。

過去的報導指出在製程微縮時,觸點的尺寸不斷縮小時,由於過厚的連結層、阻障層以及容易生成的孔隙,終致填入W製程會非常困難。英特爾(Intel)先前就曾經透露其10nm的製程節點細節會使用Co在最底部的兩互連層,且2018年美商應材(Applied Materials)也曾提出Co將是之後金屬連線的解決對策。

在材料特性上,儘管Co的電阻(6.2µΩ•cm)並沒有比W (5.28µΩ•cm)低,但它擁有幾個獨特優點如:製程上不需成核層、只需較薄的阻障層、出色的填充能力(無孔隙)等的材料可靠處等,使它在眾多的候選材料中脫穎而出。台積電已先實現在7nm的Contact製程中了,相信在之後的製程中,不僅是在Contact,也可能會在M0以上發現其蹤影。另外一般認為不只是閘極長度會影響電性,所用選材料種類及結構也是主要影響因子,EDS結果顯示在這個部份並沒有更換材料,目前還是以Hf作為High-k材料,以Al、Ti、Ta、N為主要Metal Gate的元素。


圖5:A11 vs. A12元素分佈





健人就是腳勤

蚵仔麵線好吃 wrote:
從EE Times...(恕刪)


備份
蚵仔麵線好吃 wrote:
過去的報導指出在製程微縮時,觸點的尺寸不斷縮小時,由於過厚的連結層、阻障層以及容易生成的孔隙,終致填入W製程會非常困難。英特爾(Intel)先前就曾經透露其10nm的製程節點細節會使用Co在最底部的兩互連層,且2018年美商應材(Applied Materials)也曾提出Co將是之後金屬連線的解決對策。

在材料特性上,儘管Co的電阻(6.2µΩ•cm)並沒有比W (5.28µΩ•cm)低,但它擁有幾個獨特優點如:製程上不需成核層、只需較薄的阻障層、出色的填充能力(無孔隙)等的材料可靠處等,使它在眾多的候選材料中脫穎而出。台積電已先實現在7nm的Contact製程中了,相信在之後的製程中,不僅是在Contact,也可能會在M0以上發現其蹤影。另外一般認為不只是閘極長度會影響電性,所用選材料種類及結構也是主要影響因子,EDS結果顯示在這個部份並沒有更換材料,目前還是以Hf作為High-k材料,以Al、Ti、Ta、N為主要Metal Gate的元素。


圖5:A11 vs. A12元素分佈
..(恕刪)



"過去的報導指出在製程微縮時,觸點的尺寸不斷縮小時,由於過厚的連結層、阻障層以及容易生成的孔隙,終致填入W製程會非常困難。英特爾(Intel)先前就曾經透露其10nm的製程節點細節會使用Co在最底部的兩互連層,且2018年美商應材(Applied Materials)也曾提出Co將是之後金屬連線的解決對策。"

contact用Co很早就知道,只是以前是Intel在10nm製程導入,10nm製程導入不順
Intel的10nm製程在電晶體的大小與TSMC/三星的7nm製程差不多
所以台積電在7nm 的node導入而且成功量產表示TSMC有獨到之處

觸點(contact)就是電晶體的三個極(Source/Gate/Drain)往上連接出去的接點
現在半導體製程的佈線,圖案往往只有剩下長條型與方形
長條形就是導線
方形就是contact與Via

EUV製程當然優先應用於面積較小的contact上


Via可以想像是多層電路板中間的垂直跳線
垂直跳線當然面積小,所以做成方形,旁邊是絕緣物質
所以觸點與Via可以想像在絕緣物質挖洞
讓下一層的電晶體的三極或電線連接上來
挖洞要填上導電物質把電源與訊號往上下傳
一般就要有種子層(seed layer)(本文稱作成核層),怕擴散至絕緣物質內要有阻障層(barrier layer)
阻障層底部要移除露出種子層才能填上導電物質
以前是用W,現在是用Co
原因是線寬變小
洞也變小
洞變小那麼深寬比(aspect ratio)變大
這樣填溝的效果就會不好
專業的術語叫做step coverage不好
step coverage不好的情形是裡面會有空孔(void)
還是頂部先sealing溝底部填不到
發現Co的step coverage比W好
所以就改用Co
但有一好就沒有倆好
鈷是相當不錯的襯墊層
對銅而言是亦是不錯的黏著層,且在電鍍銅時具有連續性,不容易造成孔洞現象出現
但鈷襯墊層也有其不理想之處,主要是因為銅的腐蝕電位高於鈷,
因此在銅,鈷的接觸面上,容易造成鈷的腐蝕,此現象稱為電流腐蝕(Galvanic Corrosion)

解決電流腐蝕的問題必須從化學機械研磨(Chemical Mechanical Polish,CMP)的與後清洗
(Post CMP Clean)著手,使用特殊的化學原料改變銅與鈷之間的腐蝕電位,以降低或消除腐蝕
現象!


圖5:A11 vs. A12元素分佈

圖5的A11的白色是Hf沒錯
但右圖的Hf層顏色怪怪的
顏色表示左右應依樣吧...

Hf的應用主要是以HfO2當閘極底下高絕緣係數的絕緣層
一般的HKMG製程就是高介電係數金屬閘極製程(High-K Metal Gate)
因為線寬越小
閘極底下的絕緣層越來越薄導致漏電
以前是SiO2
現在改用HfO2, 介電系數為SiO2高4-6倍
較薄還能有高絕緣特性...
健人就是腳勤

蚵仔麵線好吃 wrote:
忘了PO上來..從A12...(恕刪)


https://www.eettaiwan.com/news/article/20190125NT31-The-rise-of-FD-SOI-forces

成本/性能皆具水準 FD-SOI勢力崛起

與FinFET相比,FD-SOI成本和性能都更為合理,因此也逐漸受到半導體產業青睞…
法國Soitec半導體從2015年起將公司核心業務定義為「加速為電子產業提供最佳化襯底」。此後的3年內,公司業績一直處於增長模式,截止2018財政年度末(2018年3月底)累計收入達到3.5億美元,預計2019財政年度還將取得35%的增幅。
Soitec執行長Paul Boudre在赴深圳參加由ASPENCORE舉辦的「全球雙峰會」前夕,就絕緣體上矽(SOI)技術、生態系統建置、公司發展戰略等問題,接受了《電子工程專輯(EE Times)》中國版的獨家專訪。

領先產品技術助力中國SOI生態系統發展
Soitec產品範圍包括數位應用產品如FD-SOI、光電-SOI和成像-SOI(Imager-SOI),以及通訊和功率應用產品,如射頻-SOI(RF-SOI)和功率-SOI(Power-SOI)。其中,又以自主研發用於生產最佳化襯底,尤其是SOI晶圓的革命性晶圓鍵合和剝離技術Smart Cut最為知名,這是一項用來將晶體材料中的超薄單晶矽層從供體襯底轉移到其他襯底上的技術,當今大部分SOI晶圓都採用了該項技術。
為了透過設計鞏固對半導體供應鏈從最佳化襯底到積體電路、系統應用的業務涵蓋,2018年8月底,Soitec收購Dolphin Integration的大部分股份。Dolphin Integration是一家專注於開發低功耗晶片的法國公司,透過收購,雙方能夠為市場帶來結合最佳化功率管理和正向體偏壓技術的獨特解決方案。Boudre認為,收購Dolphin Integration代表Soitec正在加強IP庫構建與相關服務,為基於FD-SOI的晶片設計提供更加節能高效的解決方案。這是FD-SOI與其他SOI晶圓片的主要區別,也是FD-SOI在相關市場領域得以推廣的重要因素。
值得一提的是,Soitec很早就支援中國當地SOI生態系統的建設。2007年,Soitec就與中國代工廠和研發中心開展產業合作;2014年,Soitec和上海新傲科技(Simgui)達成射頻和功率半導體市場200mm SOI晶圓的戰略夥伴關係,並簽署許可和技術轉移協議,有助在中國打造當地的SOI生態系統。
然而,儘管FD-SOI號稱有諸多優勢,但在一些媒體報導中,對於該製程的生產良率、專用晶圓片價格與供應來源穩定性,還有大量生產確切時程、整體技術支援生態系統完整性,產業界仍有諸多疑慮。歐美支持者也只有意法半導體(ST)、恩智浦(NXP)、格芯(Globalfoundries)、Soitec等少數幾家大廠和亞洲的三星(Samsung)。但在東方,尤其是中國,情況完全不一樣。無論是政府還是產業都給予了極大的支持和關注,並且認為這是一劑能夠幫助中國趕上世界先進水準的良方。
Boudre告訴記者,當前,各種類型的SOI產品,包括RF-SOI、FD-SOI、Power-SOI或矽光子(Silicon Photonics),已經被廣泛應用於各級各類市場中。很多世界級的晶圓代工廠、無晶圓廠(Fabless)設計公司和系統廠商都已採用SOI技術,以Globalfoundries為例,其22nm FD-SOI(22FDX)技術已獲得全球50多家公司的設計採用,中標收入逾20億美元。另外,三星也積極推廣28nm和18nm的FD-SOI產品,也擁有逾50家客戶群。在射頻前端模組領域,SOI甚至已經成為產業標準。
同樣的事情也發生在中國。海思(HiSilicon)、展銳(RDA/Spreadtrum)、瑞芯微(Rockchip)等企業基於SOI技術在4G、5G、人工智慧物聯網(AIoT)、先進駕駛輔助系統(ADAS)和資料中心等關鍵應用中取得了一系列突破性進展;以SMIC和HHGrace為代表的中國的晶圓代工企業也一直在提供基於RF-SOI的產品;Globalfoundries還與成都市政府成立了合資企業,同樣以22nm SOI技術作為發展重點。
充分利用產品優勢做好晶圓保障
目前,Soitec 300mm SOI產能可以達到每年165萬片,200mm晶圓產能超過90萬片,中國合作夥伴上海新傲科技200mm SOI(射頻與電源)產能超過100萬片。與此同時,Soitec三大策略投資者之一—上海矽產業投資有限公司(National Silicon Industry Group,NSIG)在2017年也宣佈收購Soitec股權(上海矽產業投資有限公司目前擁有Soitec11.49%的股份)。不過,業界似乎仍然對FD-SOI晶圓矽片的成本和供應有所顧慮。

Boudre認為,這樣的擔心毫無必要。在他看來,FD-SOI由於具有低功率/低漏電+類似FinFET性能+類比/混合訊號整合的獨特優勢,再加上單片機和汽車應用偏愛的eMRAM技術,該技術近年來快速部署並非意外的事情。
「FD-SOI和FinFET服務於不同的市場,他們之間其實並不存在競爭。」Boudre進一步解釋,對FinFET技術而言,它追求的是絕對高性能,但設計難度和製造成本卻在不斷攀升中。而FD-SOI更關注那些低功耗、性能靈活(能夠從休眠模式到高速運算靈活切換)、整合類比/射頻/混合訊號的應用。最好的例子是三星能夠為無晶圓廠同時提供這兩種類型的解決方案:用於物聯網、人工智慧、低功耗運算和5G應用的FD-SOI,以及用於極高性能但高成本的FinFET。
Boudre不否認由於使用了Planar技術,導致FD-SOI的晶圓襯底比矽晶片昂貴一些。但如果從製成品的成本和性能來看,28nm FDSOI比28nm bulk CMOS晶圓(28nm或22nm)可提供多30~50%的性能,22nm FD-SOI又比14nm FinFET成品晶圓成本降低20~30%,但由於具備射頻、體偏壓和整合優勢,又能夠提供幾乎相同的性能。
在晶圓供應方面,Soitec和SEH(日本)所提供的FD-SOI晶圓襯底均屬於高成熟度產品,產能和品質完全能夠滿足當前和未來的產業需求。多家晶圓代工廠也可提供技術和產能支援,包括三星(28nm、18nm)、Globalfoundries(22nm、12nm)、瑞薩電子(Renesas Electronics)(65nm)和意法半導體(28nm),再加上ARM、Synopsis、 Cadence、SILVACO等IP供應商和中國設計服務公司VeriSilicon的加入,FD-SOI的整個生態系統已經完整浮現。
抓住市場機遇 擴大SOI產品市場影響力
摩爾定律(Moore’s Law)發展趨緩,英特爾(Intel)10nm製程受阻,Globalfoundries與聯華電子(UMC)紛紛宣佈放棄7nm以下先進製程。對此,Boudre認為,FD-SOI其實並不試圖在絕對性能方面與FinFET展開競爭。儘管不惜一切代價追求高性能的市場仍然存在,但正在萎縮,FinFET陣營現在也不得不面臨成本增加和市場規模縮小的挑戰,很多市場和應用已經放棄追尋這條路線。相比之下,FD-SOI成本和性能都更為合理,有分析師認為,未來10~15年FD-SOI的採用量約為400~800萬片/年。
由於投資10nm晶片設計的成本接近5億美元,使得能支付得起如此高昂費用的無晶圓廠IC設計公司越來越少。這也側面解釋了為什麼許多代工廠放棄這場競爭的原因,因為隨著客戶和設計數量的減少,他們沒有機會建立起理想的盈利模式。然而,在那些看起來「並不那麼先進」的CMOS節點中,卻存在許多商業機會,能夠幫助這些晶圓廠繼續為市場提供服務。
Boudre不認為英特爾及台積電(TSMC)所主張的FinFET技術將為成為未來產業唯一的標準。「正如之前所述,產業需要多個標準,FinFET會是其中之一,但行動、物聯網、人工智慧、ADAS等領域卻需要不同的標準和價值,這就是FD-SOI的巨大機會所在,而當前快速增長的採用趨勢也證實了FD-SOI同樣可以成為標準/主流技術。」他說。
從技術角度來看,RF-SOI是專為射頻前端模組設計的先進製程,在4G/LTE,包括即將到來的5G應用中,是眾多天線開關、天線調諧器、低雜訊放大器(LNA)和功率放大器的首選技術,並從2012年開始快速取代傳統用於射頻元件的砷化鎵(GaAs)材料。目前,100%智慧型手機的射頻前端模組均基於RF-SOI設計製造,甚至已經成為了天線開關、調諧器和低雜訊放大器的產業標準。透過將多個射頻元件高度整合在一顆晶片上,RF-SOI滿足了4G和5G所需要的射頻性能,並顯著降低了設備成本和元件尺寸,這對物聯網類型的應用也至關重要。
而FD-SOI則是一種為低功率處理而設計的製程,整合了眾多類比混合訊號功能,無論設備處於低洩漏/睡眠模式還是處於高性能模式,該技術都能為其帶來獨特性,自然成為行動和AIoT應用的理想選擇。另一方面,由於FD-SOI具備較高的Fmax特性,使其在射頻收發器、毫米波(mmWave)汽車雷達等應用中得到了廣泛關注。

5G帶來新成長機會
5G網路具有兩種不同的應用方式:一種是透過sub-6GHz頻段,另一種則是利用全新技術毫米波。根據Boudre的介紹,目前,RF-SOI已成為蜂巢電話中前端模組大量元件的實際應用技術,今天RF-SOI市場產量約為150萬片,這在10年前是無法想像的。同時,FD-SOI也已經成為毫米波RF-CMOS連接和高能效電池供電設備的首選技術。三星和Globalfoundries都已推出針對5G毫米波應用的FD-SOI產品。
他將5G列為Soitec產品(包括FD-SOI、RF-SOI、Photonics-SOI、POA和其他具有III-V族材料)最大的增長機會之一。如前所述,由於RF-SOI為射頻前端模組帶來了獨特的射頻特性,例如射頻訊號線性、低插入損耗、較小尺寸、高整合、低成本,目前還沒有其他技術能夠提供類似的價值。因此,FD-SOI平台可以針對5G需要提供無與倫比的整合度,還可以為窄頻物聯網(NB-IoT)帶來優越的低功耗性能,這些都是FinFET製程無法比擬的優勢。
不過,不同的通訊設備如汽車、智慧型手機和其他設備,它們的射頻前端需要差異化的技術,如何提供合適的成本和性能權衡,從而促進其引入和採用,一直是業界思考的問題。在Soitec提供的解決方案中,一類是採用高電阻率基礎襯底的HR-SOI技術,一類是射頻增強訊號完整性TM(RFeSI)SOI,它在高電阻率基礎上增加了富陷阱層,有助於滿足嚴格的線性要求。
這兩類技術都與標準CMOS製程和代工廠相容,兩種襯底系列有直徑200mm和300mm,在線性度、插入損耗、隔離、雜訊係數和其他關鍵規格方面具有不同的優勢,因此,它們可用於設計和製造射頻前端的不同模組和功能。
ambitiously wrote:
https://www..
成本/性能皆具水準 FD-SOI勢力崛起
.(恕刪)


你不是吃這行飯的人
別人貼的你沒有常識去分辯

SOI製程以前是GF在玩
Intel/TSMC/三星都不玩SOI的先進製程
GF已不玩高階製程了
SOI聯盟有搞頭嗎?
健人就是腳勤

蚵仔麵線好吃 wrote:
你不是吃這行飯的人...(恕刪)


GF不玩,不代表SAMSUNG不玩!

  • 18
限制級
您即將進入之討論頁 需滿18歲 方可瀏覽。
根據「電腦網路內容分級處理辦法」修正條文第六條第三款規定,已於該限制級網頁,依台灣網站分級推廣基金會規定作標示。
評分
複製連結
請輸入您要前往的頁數(1 ~ 18)