nagasitori wrote:因為這塊CMOS不是用拼裝的,所以製程一定要很嚴謹,不然一顆灰塵就毀了整片CMOS。假設能夠維持同樣的良率,一個12吋晶圓就可以切出40片FF CMOS。現在市售FF機用的CMOS,應該沒有這麼高的良率才對。如果FF CMOS良率能顯著提高,全幅機的成本一定會降。當然降成本是CANON內部的事,反應到售價又是另外一回事。 個人好奇這是用多少微米的製程技術做的又,無塵室等級又是多少..
前面很多人說過了, 這種用在工業, 國防業, 或科學業上的產品, 跟他消費性的產品是真的八竿子打不著的. 各位看看美俄都可製造全世界最先進的火箭, 飛機, 航母, 潛艇等等, 但卻做不出比日韓更好的消費性電子產品, 就說明這兩種是完全不同的工業. 所以這種最大CMOS的消息, 看一下就好了, 參考參考.
nagasitori wrote:新聞稿是說一塊12吋...(恕刪) 一片12吋wafer 就只有一個 die 很難想像Yield 會有多高100% or 0% ??製程中徹底無塵化是不可能的,除非他製程中完全不長film 不做plasma etch.....不然particle 無所不在阿=.=
暮蟬 wrote:一片12吋waf...(恕刪) 其實這種大面積CIS die對於潔淨度要求跟傳統邏輯IC很不一樣傳統的IC隨著線寬越來越小對particle的容忍度越來越嚴苛image sensor不一樣的地方是每一個pixel有絕大部分面積是PD這個PD的部分基本上就算有particle掉在上面也不大會變成fatal damage舉例來說,如果一個pixel size是8umX8um裡面可能只有1umX1um(簡單舉例)的面積是邏輯電路部分(這個面積佔的比例跟製程世代有關,也就是線寬)其他都是感光面積這時候particle掉在邏輯電路部分的話,那就是壞點了相反的如果掉在PD部分,恭喜你,頂多受光面積少一咪咪,還不至於瞎掉如果particle size也是1micron等級的話頂多造成受光亮減少1~2%,這個差異就算經過AD轉換後呈現在螢幕上人眼應該也察覺不出來一個particle要掉到邏輯電路部分的機率大概只有掉到感光區域的1/64所以要形成壞點的機會沒那麼高但是話說回來,製程演進讓線寬越來越小,所以更多sub-micron的particle對邏輯電路部分的影響也更顯著要做到一整個12吋晶圓都沒有fatal damage的話還是相當驚人的這東西看起來相當適合8x10相機當機背不過我在想第一個採購的可能是掠奪者和全球之鷹的製造商吧~~~